半导体装置的制作方法

半导体装置
1.相关申请的交叉引用
2.于2020年7月24日在韩国知识产权局提交的标题为“半导体装置及其制造方法”的韩国专利申请no.10-2020-0092328以引用方式全文包括在本文中。
技术领域
3.本公开涉及一种半导体装置及其制造方法，并且具体地说，涉及一种包括通过将衬底图案化而形成的有源图案的半导体装置及其制造方法。


背景技术：

4.一种半导体装置可包括构成存储器单元阵列的单元晶体管和构成外围电路以操作存储器单元阵列的外围晶体管。单元晶体管和外围晶体管可设置在半导体衬底上，并且半导体衬底可包括其上形成有单元晶体管的单元有源图案、以及其上形成有外围晶体管的外围有源图案。单元有源图案由介于它们之间的单元器件隔离图案限定，并且外围有源图案由介于它们之间的外围器件隔离图案限定。


技术实现要素：

5.根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元器件隔离图案，其设置在衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其设置在衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。绝缘隔离图案的底表面可以包括：第一边缘，其邻近于单元有源图案中对应的一个的侧表面；以及第二边缘，其邻近于外围有源图案中对应的一个的侧表面。当从衬底的底表面测量时，第一边缘可以位于低于第二边缘的高度。
6.根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元有源图案，其设置在衬底的单元区上，以从衬底突出；外围有源图案，其设置在衬底的外围区上，以从衬底突出；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。绝缘隔离图案可以介于单元有源图案中对应的一个与外围有源图案中对应的一个之间。绝缘隔离图案的底表面可包括邻近于所述对应的单元有源图案的侧表面的第一边缘和邻近于所述对应的外围有源图案的侧表面的第二边缘。当从衬底的底表面测量时，绝缘隔离图案的底表面的高度可以随着距第一边缘的距离减小而降低。
7.根据实施例，一种半导体装置可包括：衬底，其包括单元区、外围区和它们之间的边界区；单元器件隔离图案，其设置在衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其设置在衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其设置在衬底的边界区上以及单元有源图案与外围有源图案之间。单元器件隔离图案可包括具有第一宽度的第一单元器件隔离图案和具有小于第一宽度的第二宽度的第二单元器件隔离图案。绝缘隔离图案的底表面可包括邻近于单元有源图案的第一部分和邻近于外围有源图案的
第二部分。当从衬底的底表面测量时，第二部分可以位于低于第一部分的高度。当从衬底的底表面测量时，第一单元器件隔离图案的底表面可以位于低于第二单元器件隔离图案的底表面的高度，并且可以位于高于绝缘隔离图案的底表面的第二部分的高度。
8.根据实施例，一种制造半导体装置的方法可包括：提供包括单元区、外围区和它们之间的边界区的衬底；分别在衬底的单元区和外围区上形成单元掩模图案和外围掩模图案；在衬底的外围区上形成掩模图案，以覆盖外围掩模图案并暴露单元掩模图案；利用单元掩模图案和掩模图案作为蚀刻掩模在衬底的单元区中形成初始沟槽；去除掩模图案；以及利用单元掩模图案和外围掩模图案作为蚀刻掩模分别在衬底的单元区和外围区中形成单元沟槽和外围沟槽。可通过蚀刻衬底的通过初始沟槽暴露的一些部分来形成单元沟槽。
9.根据实施例，一种制造半导体装置的方法可包括：提供包括单元区、外围区和它们之间的边界区的衬底；在衬底的单元区中形成单元沟槽；在衬底上形成绝缘层，以填充单元沟槽；在绝缘层上形成掩模图案，以完全覆盖单元区并暴露出外围区的一部分；以及利用掩模图案作为蚀刻掩模来蚀刻绝缘层和衬底，以在衬底的外围区中形成外围沟槽。
附图说明
10.通过参照附图详细描述示例性实施例，特征对于本领域技术人员而言将变得清楚，在附图中：
11.图1是示出根据实施例的半导体装置的框图。
12.图2至图8是示出根据实施例的制造半导体装置的方法中的各阶段的图。
13.图9是示出根据实施例的半导体装置的平面图。
14.图10是沿着图9的线a-a'截取的剖视图。
15.图11是沿着图9的线b-b'和线c-c'截取的剖视图。
16.图12至图22是示出根据实施例的制造半导体装置的方法中的各阶段的图。
17.图23是示出根据实施例的半导体装置的平面图。
18.图24是沿着图23的线a-a'截取的剖视图。
具体实施方式
19.现在，将参照其中示出了示例实施例的附图更完全地描述示例实施例。
20.图1是示出根据实施例的半导体装置的框图。
21.参照图1，半导体装置可包括单元块1和在单元块1中的每一个周围设置的外围块2、3、4和5。半导体装置可为存储器装置，并且单元块1中的每一个可包括单元电路，例如集成存储器电路。外围块2、3、4和5可包括操作单元电路的各种外围电路，并且外围电路可电连接至单元电路。
22.详细地说，外围块2、3、4和5可包括被设置为包围单元块1中的每一个的第一外围块2、第二外围块3、第三外围块4和第四外围块5。第一外围块至第四外围块2、3、4和5可包括读出放大器(s/a)电路、子字线驱动器(swd)电路以及用于驱动读出放大器的电源驱动器电路和地驱动器电路。作为示例，彼此相对的第一外围块2和第三外围块4可包括读出放大器(s/a)电路，并且彼此相对的第二外围块3和第四外围块5可包括子字线驱动器(swd)电路。第二外围块3和第四外围块5还可以包括用于驱动读出放大器的电源驱动器电路和地驱动
器电路，但是实施例不限于该示例。
23.图2至图8是示出根据实施例的制造半导体装置的方法中的各阶段的图。详细地说，图2和图5是对应于图1的部分p1的平面图，图3和图4是对应于图2的线a-a'的剖视图，并且图6至图8是对应于图5的线a-a'的剖视图。
24.参照图2和图3，可以提供衬底100。衬底100可为半导体衬底(例如，硅晶圆、锗晶圆或者硅锗晶圆)。衬底100可包括单元区cr、外围区pr和它们之间的边界区br。单元区cr可为衬底100的其中设置有图1的各个单元块1的区，并且外围区pr可为衬底100的其中设置有图1的各个外围块2、3、4或5的另一区。边界区br可为衬底100的介于单元区cr与外围区pr之间的又一区。
25.可在衬底100上形成单元掩模图案110和外围掩模图案120。可在衬底100的单元区cr上形成单元掩模图案110。单元掩模图案110可在第一方向d1和第二方向d2上彼此间隔开。第一方向d1和第二方向d2可平行于衬底100的底表面100l，并且可以不彼此平行。当在平面图中观看时，单元掩模图案110中的每一个可为在第三方向d3上细长的条形图案。第三方向d3可平行于衬底100的底表面100l，并且可以不平行于第一方向d1和第二方向d2二者，例如，第三方向d3可以相对于第一方向d1和第二方向d2中的每一个成斜角。单元掩模图案110可在第三方向d3上彼此间隔开。单元掩模图案110中的每一个可包括例如沿着垂直于衬底100的底表面100l的第四方向d4按次序堆叠在衬底100上的第一单元掩模图案112和第二单元掩模图案114。
26.可在衬底100的外围区pr上形成外围掩模图案120。外围掩模图案120可在第一方向d1和第二方向d2上彼此间隔开。当在平面图中观看时，外围掩模图案120中的每一个可具有例如在第二方向d2上细长的板形，但是实施例不限于该示例。外围掩模图案120中的每一个可包括例如沿着第四方向d4按次序堆叠在衬底100上的第一外围掩模图案122和第二外围掩模图案124。
27.第一单元掩模图案112和第一外围掩模图案122可以由相同的材料形成或者包括相同的材料。作为示例，第一单元掩模图案112和第一外围掩模图案122可以由氧化物材料(例如，氧化硅)形成或者包括氧化物材料。第二单元掩模图案114和第二外围掩模图案124可以由相同的材料形成或者包括相同的材料。作为示例，第二单元掩模图案114和第二外围掩模图案124可以由多晶硅形成或者包括多晶硅。
28.单元掩模图案110和外围掩模图案120可在衬底100中限定其中将形成要在下面描述的单元有源图案和外围有源图案的区。
29.可在衬底100的外围区pr上形成掩模图案130。掩模图案130可以覆盖外围掩模图案120，并且可以延伸至衬底100的边界区br上的区。掩模图案130可以覆盖衬底100的边界区br的一部分。掩模图案130可以暴露出衬底100的单元区cr。掩模图案130可被形成为暴露出单元掩模图案110以及衬底100的边界区br的另一部分。掩模图案130可包括按次序堆叠在衬底100上的第一掩模图案132和第二掩模图案134。第一掩模图案132可以由碳含量等于或高于80％的至少一种有机化合物形成或者包括所述至少一种有机化合物。作为示例，第一掩模图案132可为旋涂硬掩模(soh)层。第二掩模图案134可以由例如氮氧化硅形成或者包括例如氮氧化硅。
30.作为示例，掩模图案130的形成可包括：在设置有单元掩模图案110和外围掩模图
案120的衬底100上形成掩模层；在掩模层上形成光致抗蚀剂图案138；以及利用光致抗蚀剂图案138作为蚀刻掩模来蚀刻掩模层。掩模层的形成可包括在衬底100上按次序沉积第一掩模层和第二掩模层。光致抗蚀剂图案138可被形成为覆盖衬底100的外围区pr并且暴露出衬底100的单元区cr。光致抗蚀剂图案138可以覆盖边界区br的邻近于外围区pr的一部分，并且可以暴露出边界区br的邻近于单元区cr的另一部分。可利用光致抗蚀剂图案138作为蚀刻掩模按次序蚀刻第一掩模层和第二掩模层。结果，从单元区cr和一部分边界区br去除第一掩模层和第二掩模层，并且可在外围区pr和一部分边界区br上(例如，仅在与光致抗蚀剂图案138重叠的区中)形成第一掩模图案132和第二掩模图案134。
31.参照图2和图4，可在形成掩模图案130之后去除光致抗蚀剂图案138。可对衬底100执行利用单元掩模图案110和掩模图案130作为蚀刻掩模的第一蚀刻处理。可以执行第一蚀刻处理以蚀刻衬底100的上部，因此在衬底100的单元区cr和边界区br中形成初始沟槽t1和t2。
32.初始沟槽t1和t2可包括具有相对大的宽度ww的第一初始沟槽t1和具有相对小的宽度nw的第二初始沟槽t2。宽度ww和nw中的每一个可为在第一方向d1上测量的宽度。可在衬底100的单元区cr和边界区br中形成第一初始沟槽t1，并且可在衬底100的单元区cr中形成第二初始沟槽t2。由于第一蚀刻处理期间的蚀刻负载效应，相对大的宽度ww的第一初始沟槽t1可在衬底100中形成得比相对小的宽度nw的第二初始沟槽t2更深。可在第一蚀刻处理期间去除单元掩模图案110中的每一个的第二单元掩模图案114，因此，下文中，第一单元掩模图案112可被称作单元掩模图案110。
33.参照图5和图6，可在形成初始沟槽t1和t2之后去除掩模图案130。可通过例如灰化和/或剥离处理去除掩模图案130。作为去除掩模图案130的结果，可以暴露出衬底100的外围区pr、衬底100的一部分边界区br以及外围掩模图案120。
34.参照图5和图7，可在去除掩模图案130之后对衬底100执行利用单元掩模图案110和外围掩模图案120作为蚀刻掩模的第二蚀刻处理。
35.作为第二蚀刻处理的结果，可在衬底100的单元区cr中形成单元沟槽ct1和ct2。可通过利用单元掩模图案110作为蚀刻掩模蚀刻衬底100的通过初始沟槽t1和t2暴露的一些部分来形成单元沟槽ct1和ct2。作为初始沟槽t1和t2延伸至衬底100中的结果，可形成单元沟槽ct1和ct2。单元沟槽ct1和ct2可包括具有第一宽度w1的第一单元沟槽ct1和具有第二宽度w2的第二单元沟槽ct2。第一宽度w1和第二宽度w2中的每一个可为在第一方向d1上测量的宽度，并且第一宽度w1可大于第二宽度w2(即，w1＞w2)。由于在第二蚀刻处理期间的蚀刻负载效应，具有相对大的宽度w1的第一单元沟槽ct1可在衬底100中形成得比具有相对小的宽度w2的第二单元沟槽ct2更深。单元沟槽ct1和ct2可以限定单元有源图案cact，并且可以暴露出单元有源图案cact的侧表面。单元有源图案cact中的每一个可为在第三方向d3细长的条形图案。单元沟槽ct1和ct2中的每一个可介于单元有源图案cact中的邻近的单元有源图案cact之间。
36.作为第二蚀刻处理的结果，可在衬底100的外围区pr中形成外围沟槽pt。可通过利用外围掩模图案120作为蚀刻掩模蚀刻衬底100的上部形成外围沟槽pt。外围沟槽pt可在第一方向d1上具有第三宽度w3。第三宽度w3可大于单元沟槽ct1和ct2的第一宽度w1和第二宽度w2中的每一个。作为示例，外围沟槽pt的第三宽度w3可大于第一单元沟槽ct1的第一宽度
w1，并且第一单元沟槽ct1的第一宽度w1可大于第二单元沟槽ct2的第二宽度w2(即，w3＞w1＞w2)。在这种情况下，由于在第二蚀刻处理期间的蚀刻负载效应，具有相对大的宽度w3的外围沟槽pt可在衬底100中形成得比具有相对小的宽度w1和w2的单元沟槽ct1和ct2更深。外围沟槽pt可以限定外围有源图案pact，并且可以暴露出外围有源图案pact的侧表面。当在平面图中观看时，外围有源图案pact中的每一个可为板形图案，但是实施例不限于该示例。外围沟槽pt中的每一个可介于外围有源图案pact中的邻近的外围有源图案pact之间。
37.可通过第二蚀刻处理在衬底100的边界区br中形成隔离沟槽200t。可通过将形成在衬底100的边界区br中的第一初始沟槽t1深入地延伸至衬底100中以及通过利用外围掩模图案120作为蚀刻掩模蚀刻衬底100的上部来形成隔离沟槽200t。隔离沟槽200t可在第一方向d1上具有在隔离沟槽200t的侧壁之间测量的第四宽度w4。第四宽度w4可大于外围沟槽pt的第三宽度w3(即，w4＞w3)。隔离沟槽200t的第四宽度w4可大于单元沟槽ct1和ct2的第一宽度w1和第二宽度w2。在这种情况下，由于在第二蚀刻处理期间的蚀刻负载效应，具有相对大的宽度w4的隔离沟槽200t可在衬底100中形成为比具有相对小的宽度w1和w2的单元沟槽ct1和ct2更深。此外，由于形成在衬底100的边界区br中的第一初始沟槽t1通过第二蚀刻处理深入地延伸至衬底100中，因此隔离沟槽200t的第一部分(即，邻近于单元区cr的一部分)可在衬底100中形成得比隔离沟槽200t的第二部分(即，邻近于外围区pr的一部分)更深。作为示例，沿着第一方向d1距衬底100的单元区cr的距离越小，隔离沟槽200t沿着第四方向d4延伸至衬底100中的深度就越大。
38.可在单元有源图案cact与外围有源图案pact之间形成隔离沟槽200t。隔离沟槽200t可以介于单元有源图案cact中对应的一个与外围有源图案pact中对应的一个之间，并且可以暴露出所述对应的单元有源图案cact的侧表面和所述对应的外围有源图案pact的侧表面。由于距衬底100的单元区cr的距离越小，隔离沟槽200t延伸至衬底100中的深度就越大，因此隔离沟槽200t的底表面200b的高度可随着距所述对应的单元有源图案cact的侧表面的距离减小而降低。在本说明书中，该高度可为从衬底100的底表面100l测量的距离。例如，隔离沟槽200t的底表面200b可相对于衬底100的底表面100l倾斜，因此隔离沟槽200t的底表面200b与衬底100的底表面100l之间的距离可以随着距单元有源图案cact中最外面的一个的最外面的侧壁的距离减小而减小。
39.可在第二蚀刻处理期间去除外围掩模图案120中的每一个的第二外围掩模图案124，因此，第一外围掩模图案122可在下文中被称作外围掩模图案120。单元掩模图案110和外围掩模图案120的上部会在第二蚀刻处理中损失，并且在第二蚀刻处理之后，单元掩模图案110和外围掩模图案120的一些部分可保留在单元有源图案cact和外围有源图案pact的顶表面上。
40.参照图5和图8，当在衬底100中形成单元沟槽ct1和ct2、外围沟槽pt和隔离沟槽200t之后，可去除单元掩模图案110和外围掩模图案120的其余部分。可利用例如湿法蚀刻处理去除单元掩模图案110和外围掩模图案120的其余部分。作为去除单元掩模图案110和外围掩模图案120的其余部分的结果，可暴露出单元有源图案cact和外围有源图案pact的顶表面。
41.可以分别在单元沟槽ct1和ct2中形成单元器件隔离图案150c1和150c2。单元器件隔离图案150c1和150c2可介于单元有源图案cact之间，以限定单元有源图案cact。单元器
件隔离图案150c1和150c2可以与单元有源图案cact的侧表面接触。单元器件隔离图案150c1和150c2可包括第一单元沟槽ct1中的第一单元器件隔离图案150c1和第二单元沟槽ct2中的第二单元器件隔离图案150c2。第一单元器件隔离图案150c1中的每一个可包括第一氧化物层140、第二氧化物层142和氮化物层144。第二单元器件隔离图案150c2中的每一个可包括第一氧化物层140和第二氧化物层142，但是可以不包括氮化物层144。
42.可以分别在外围沟槽pt中形成外围器件隔离图案150p。外围器件隔离图案150p可以介于外围有源图案pact之间，以限定外围有源图案pact。外围器件隔离图案150p可以与外围有源图案pact的侧表面接触。外围器件隔离图案150p可包括第一氧化物层140、第二氧化物层142和第三氧化物层146，但是可以不包括氮化物层144。
43.可在隔离沟槽200t中形成绝缘隔离图案200。可在单元有源图案cact与外围有源图案pact之间设置绝缘隔离图案200。绝缘隔离图案200可以介于对应的一个单元有源图案cact与对应的一个外围有源图案pact之间，并且可以与所述对应的单元有源图案cact的侧表面和所述对应的外围有源图案pact的侧表面接触。绝缘隔离图案200可包括第一氧化物层140、第二氧化物层142和第三氧化物层146，但是可以不包括氮化物层144。
44.单元器件隔离图案150c1和150c2、外围器件隔离图案150p和绝缘隔离图案200的形成可包括：在设置有单元沟槽ct1和ct2、外围沟槽pt和隔离沟槽200t的衬底100上按次序形成第一氧化物层140和第二氧化物层142。第一氧化物层140可被形成为保形地覆盖单元沟槽ct1和ct2、外围沟槽pt和隔离沟槽200t中的每一个的内表面。第二氧化物层142可被形成为填充第一单元沟槽ct1、外围沟槽pt和隔离沟槽200t中的每一个的一部分，并且填充第二单元沟槽ct2中的每一个的其余部分。在实施例中，单元器件隔离图案150c1和150c2、外围器件隔离图案150p和绝缘隔离图案200的形成还可以包括：在设置有第一氧化物层140和第二氧化物层142的衬底100上形成氮化物层144，以填充第一单元沟槽ct1中的每一个的其余部分以及外围沟槽pt和隔离沟槽200t中的每一个的一部分；然后从外围沟槽pt和隔离沟槽200t去除氮化物层144。因此，氮化物层144可局部地形成在第一单元沟槽ct1中。在实施例中，单元器件隔离图案150c1和150c2、外围器件隔离图案150p和绝缘隔离图案200的形成还可以包括：在设置有氮化物层144的衬底100上形成第三氧化物层146，以填充外围器件隔离图案150p和绝缘隔离图案200中的每一个的其余部分；然后进行平面化处理，以暴露出单元有源图案cact和外围有源图案pact的顶表面。作为平面化处理的结果，单元器件隔离图案150c1和150c2、外围器件隔离图案150p和绝缘隔离图案200可分别局部地形成在单元沟槽ct1和ct2、外围沟槽pt和隔离沟槽200t中。
45.第一单元器件隔离图案150c1可具有第一宽度w1，并且第二单元器件隔离图案150c2可具有第二宽度w2。第一宽度w1可大于第二宽度w2(即，w1＞w2)。如参照图5和图7描述的，由于第一单元沟槽ct1在衬底100中形成得比第二单元沟槽ct2更深，因此，当从衬底100的底表面100l测量时，第一单元器件隔离图案150c1中的每一个的底表面150c1b可位于低于第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。在本说明书中，该高度可为从衬底100的底表面100l测量的距离。
46.外围器件隔离图案150p可具有第三宽度w3，其可大于第一单元器件隔离图案150c1的第一宽度w1和第二单元器件隔离图案150c2的第二宽度w2中的每一个。如参照图5和图7描述的，由于外围沟槽pt在衬底100中形成得比单元沟槽ct1和ct2更深，因此，当从衬
底100的底表面100l测量时，外围器件隔离图案150p中的每一个的底表面150pb可位于低于第一单元器件隔离图案150c1中的每一个的底表面150c1b和第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
47.绝缘隔离图案200可具有第四宽度w4，其可大于外围器件隔离图案150p的第三宽度w3。如参照图5和图7描述的，由于随着距衬底100的单元区cr的距离减小，隔离沟槽200t可具有增大的深度，因此，绝缘隔离图案200的底表面200b可相对于衬底100的底表面100l以一定角度倾斜。绝缘隔离图案200的底表面200b可以对应于隔离沟槽200t的底表面200b。绝缘隔离图案200的底表面200b可具有相对于衬底100的底表面100l以一定角度倾斜的轮廓。绝缘隔离图案200的底表面200b可包括邻近于单元有源图案cact中对应的一个的侧表面的第一边缘e1和邻近于外围有源图案pact中对应的一个的侧表面的第二边缘e2。当从衬底100的底表面100l测量时，第一边缘e1可位于低于第二边缘e2的高度。
48.当从衬底100的底表面100l测量时，绝缘隔离图案200的底表面200b的第二边缘e2可位于低于单元器件隔离图案150c1的底表面150c1b和单元器件隔离图案1502c2的底表面150c2b的高度。第一单元器件隔离图案150c1中的每一个的底表面150c1b可位于低于第二单元器件隔离图案150c2中的每一个的底表面150c2b并且高于绝缘隔离图案200的底表面200b的第二边缘e2的高度。在实施例中，绝缘隔离图案200的底表面200b的第二边缘e2可位于与外围器件隔离图案150p中的每一个的底表面150pb基本上相同的高度。
49.当从衬底100的底表面100l测量时，绝缘隔离图案200的底表面200b的第一边缘e1可位于低于单元器件隔离图案150c1和1502c2的底表面150c1b和150c2b的高度，并且可位于低于外围器件隔离图案150p中的每一个的底表面150pb的高度。作为示例，绝缘隔离图案200的底表面200b的高度可从第二边缘e2朝着第一边缘e1逐渐降低。
50.单元有源图案cact中的邻近的单元有源图案cact之间(即，单元掩模图案110之间)的距离可以小于外围有源图案pact中的邻近的外围有源图案pact之间(即，外围掩模图案120之间)的距离。如果单元沟槽ct1和ct2以及外围沟槽pt通过利用单元掩模图案110和外围掩模图案120作为蚀刻掩模的单次蚀刻处理来形成，则外围沟槽pt就会在衬底100中形成得比单元沟槽ct1和ct2更深。然而，由于单元有源图案上的单元晶体管之间的电气隔离需要单元有源图案的单元沟槽形成至特定深度，因此单元沟槽ct1和ct2以及外围沟槽pt通过单次蚀刻处理的形成会导致蚀刻处理继续进行直至单元沟槽ct1和ct2具有特定深度为止，从而导致外围沟槽pt比该特定深度更深。在外围沟槽pt的深度大于该特定深度的情况下，在外围有源图案pact中可能出现晶体缺陷问题(例如，硅位错)。
51.相反，根据实施例，可通过第一蚀刻处理在衬底100的单元区cr和边界区br中形成初始沟槽t1和t2。可通过经由第二蚀刻处理进一步蚀刻衬底100的通过初始沟槽t1和t2暴露的一些部分来形成单元沟槽ct1和ct2，并且可通过经由第二蚀刻处理蚀刻衬底100的上部来形成外围沟槽pt和隔离沟槽200t。通过经由单独的蚀刻处理形成初始沟槽t1和t2，可以在第二蚀刻处理中抑制单元沟槽ct1和ct2和外围沟槽pt受蚀刻负载效应影响。因此，单元沟槽ct1和ct2可容易地形成为具有单元晶体管之间的电气隔离所需的深度，并且外围沟槽pt可容易地形成为具有能够防止在外围有源图案pact中出现晶体缺陷问题(例如，硅位错)的深度。因此，可以容易地制造具有改进的电特性的半导体装置。另外，由于初始沟槽t1和t2的形成，边界区br中的隔离沟槽200t的底表面200b可倾斜，以具有随着距单元有源图
案cact的距离减小而更小的高度。
52.图9是示出根据实施例的半导体装置的平面图。图10是沿着图9的线a-a'截取的剖视图，并且图11是沿着图9的线b-b'和线c-c'截取的剖视图。
53.参照图9至图11，单元器件隔离图案150c1和150c2可设置在衬底100的单元区cr中，以限定单元有源图案cact。单元有源图案cact可以从衬底100突出，并且单元器件隔离图案150c1和150c2中的每一个可介于单元有源图案cact中邻近的单元有源图案cact之间。单元器件隔离图案150c1和150c2可包括具有第一宽度w1的第一单元器件隔离图案150c1和具有第二宽度w2的第二单元器件隔离图案150c2。第一宽度w1可大于第二宽度w2(即，w1＞w2)。当从衬底100的底表面100l测量时，第一单元器件隔离图案150c1中的每一个的底表面150c1b可位于低于第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
54.外围器件隔离图案150p可设置在衬底100的外围区pr中，以限定外围有源图案pact。外围有源图案pact可以从衬底100突出，并且外围器件隔离图案150p中的每一个可介于外围有源图案pact中的邻近的外围有源图案pact之间。外围器件隔离图案150p可具有第三宽度w3，其大于第一单元器件隔离图案150c1的第一宽度w1和第二单元器件隔离图案150c2的第二宽度w2。当从衬底100的底表面100l测量时，外围器件隔离图案150p中的每一个的底表面150pb可位于低于第一单元器件隔离图案150c1中的每一个的底表面150c1b和第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
55.绝缘隔离图案200可设置在衬底100的边界区br中。绝缘隔离图案200可设置在单元有源图案cact与外围有源图案pact之间。绝缘隔离图案200可介于单元有源图案cact中对应的一个与外围有源图案pact中对应的一个之间。绝缘隔离图案200可具有第四宽度w4，这里，第四宽度w4可大于外围器件隔离图案150p的第三宽度w3。绝缘隔离图案200的底表面200b可包括邻近于所述对应的单元有源图案cact的侧表面的第一边缘e1和邻近于所述对应的外围有源图案pact的侧表面的第二边缘e2。当从衬底100的底表面100l测量时，第一边缘e1可位于低于第二边缘e2的高度。作为示例，绝缘隔离图案200的底表面200b的高度可从第二边缘e2朝着第一边缘e1逐渐降低。因此，绝缘隔离图案200的底表面200b可具有相对于衬底100的底表面100l以一定角度倾斜的轮廓。第一边缘e1可位于低于外围器件隔离图案150p中的每一个的底表面150pb的高度。在实施例中，第二边缘e2可位于与外围器件隔离图案150p中的每一个的底表面150pb基本上相同的高度。
56.可通过根据实施例的参照图1至图8描述的方法来形成单元器件隔离图案150c1和150c2、外围器件隔离图案150p和绝缘隔离图案200。单元器件隔离图案150c1和150c2、外围器件隔离图案150p以及绝缘隔离图案200可彼此连接，以形成单个器件隔离层st。
57.字线wl可设置在衬底100的单元区cr上，以跨过单元有源图案cact以及单元器件隔离图案150c1和150c2。字线wl可在第一方向d1上延伸，并且可在第二方向d2上布置。字线wl中的每一条可包括：埋置在衬底100中的单元栅电极ge；介于单元栅电极ge与单元有源图案cact之间以及单元栅电极ge与单元器件隔离图案150c1和150c2之间的单元栅极电介质图案gi；以及设置在单元栅电极ge的顶表面上的单元栅极封盖图案cap。单元栅电极ge可以由至少一种导电材料形成或者包括至少一种导电材料。例如，导电材料可包括掺杂的半导体材料(例如，掺杂的硅、掺杂的锗等)、导电金属氮化物(例如，氮化钛、氮化钽等)、金属材料(例如，钨、钛、钽等)以及金属半导体化合物(例如，硅化钨、硅化钴、硅化钛等)。单元栅极
电介质图案gi可以由例如氧化硅、氮化硅和/或氮氧化硅中的至少一种形成或者包括它们中的至少一种。单元栅极封盖图案cap可以由例如氧化硅、氮化硅和/或氮氧化硅中的至少一种形成或者包括它们中的至少一种。
58.第一杂质注入区sd1和第二杂质注入区sd2可设置在单元有源图案cact中的每一个中。第二杂质注入区sd2可以彼此间隔开，且第一杂质注入区sd1介于第二杂质注入区sd2之间。第一杂质注入区sd1可设置有被设置为跨过单元有源图案cact的一对字线wl。第二杂质注入区sd2可以彼此间隔开，且所述一对字线wl介于第二杂质注入区sd2之间。第一杂质注入区sd1可以包含与第二杂质注入区sd2中的杂质相同的杂质，或者可具有与第二杂质注入区sd2的导电类型相同的导电类型。
59.绝缘层305可设置在衬底100的单元区cr上，以覆盖字线wl和单元有源图案cact。在衬底100的单元区cr上，位线bl可设置在绝缘层305上。位线bl可被设置为跨过字线wl。位线bl可在第二方向d2上延伸，并且可被布置为在第一方向d1上彼此间隔开。位线bl中的每一条可包括按次序堆叠的多晶硅图案330、欧姆图案331和含金属图案332。位线封盖图案337可以分别设置在位线bl上。位线封盖图案337可以由绝缘材料(例如，氮化硅)形成或者包括绝缘材料。
60.位线接触件dc可设置在位线bl中的每一条下方，并且可在第二方向d2上彼此间隔开。位线接触件dc中的每一个可电连接至第一杂质注入区sd1。位线接触件dc可以由以下材料中的至少一种形成或者包括以下材料中的至少一种：掺杂的半导体材料(例如，掺杂的硅、掺杂的锗等)、导电金属氮化物(例如，氮化钛、氮化钽等)、金属材料(例如，钨、钛、钽等)和金属半导体化合物(例如，硅化钨、硅化钴、硅化钛等)。下绝缘间隙填充层341可设置在位线接触件dc中的每一个的侧表面上。
61.存储节点接触件bc可设置在邻近的一对位线bl之间。存储节点接触件bc可在第二方向d2上彼此间隔开。存储节点接触件bc可以由例如掺杂多晶硅或本征多晶硅形成或者包括例如掺杂多晶硅或本征多晶硅。支承图案350可设置在一对位线bl之间和存储节点接触件bc之间。支承图案350和存储节点接触件bc可在第一方向d1上交替设置在一对位线bl之间。支承图案350可以由例如氮化硅形成或者包括例如氮化硅。
62.位线间隔件sp可介于位线bl中的每一条与存储节点接触件bc之间。位线间隔件sp可包括通过气隙ag彼此间隔开的第一子间隔件321和第二子间隔件325。第一子间隔件321可以覆盖位线bl中的每一条的侧表面和位线封盖图案337中的每一个的侧表面。第二子间隔件325可邻近于存储节点接触件bc。第一子间隔件321和第二子间隔件325可以由相同的材料(例如，氮化硅)形成或者包括相同的材料。
63.存储节点欧姆层309可设置在存储节点接触件bc中的每一个上。存储节点欧姆层309可以由至少一种金属硅化物材料形成或者包括至少一种金属硅化物材料。存储节点欧姆层309、第一子间隔件321和第二子间隔件325以及位线封盖图案337可被防扩散图案311保形地覆盖。防扩散图案311可以由至少一种金属氮化物(例如，氮化钛和氮化钽)形成或者包括至少一种金属氮化物。着陆焊盘lp可设置在防扩散图案311上。着陆焊盘lp可以由含金属材料(例如，钨)形成或者包括含金属材料。着陆焊盘lp的上部的宽度可以大于存储节点接触件bc的宽度。着陆焊盘lp的中心可例如沿着第一方向d1从存储节点接触件bc的中心偏移。
64.第一封盖图案358和第二封盖图案360可设置在着陆焊盘lp中的邻近的着陆焊盘lp之间。第一封盖图案358和第二封盖图案360中的每一个可以由例如氮化硅、氧化硅、氮氧化硅和多孔材料中的至少一种形成或者包括它们中的至少一种。第一子间隔件321与第二子间隔件325之间的气隙ag可延伸至着陆焊盘lp之间的区中。第一封盖图案358、位线封盖图案337和着陆焊盘lp可被气隙ag部分地暴露出来。
65.下电极be可以分别设置在着陆焊盘lp上。下电极be可以由掺杂的多晶硅、金属氮化物(例如，氮化钛)和金属(例如，钨、铝和铜)中的至少一种形成或者包括它们中的至少一种。下电极be中的每一个可具有圆柱形、空心圆柱形或者杯形。下电极be的上侧表面可被上支承图案ss 1支承，下电极be的下侧表面可被下支承图案ss2支承。上支承图案ss1和下支承图案ss2可以由至少一种绝缘材料(例如，氮化硅、氧化硅和氮氧化硅)形成或者包括至少一种绝缘材料。
66.蚀刻停止层370可设置在下电极be之间，以覆盖第一封盖图案358和第二封盖图案360。蚀刻停止层370可以由至少一种绝缘材料(例如，氮化硅、氧化硅和氮氧化硅)形成或者包括所述至少一种绝缘材料。可设置电介质层dl以覆盖下电极be以及上支承图案ss1和下支承图案ss2的表面。上电极te可设置在电介质层dl上，并且可以填充下电极be之间的空间。上电极te可以由掺杂的多晶硅、掺杂的硅锗、金属氮化物(例如，氮化钛)和金属(例如，钨、铝和铜)中的至少一种形成或者包括它们中的至少一种。下电极be、电介质层dl和上电极te可以构成电容器ca。
67.外围字线wlp可设置在衬底100的外围电路区pr上，以跨过外围有源图案pact。外围字线wlp中的每一条可包括跨过外围有源图案pact的外围栅电极413、衬底100与外围栅电极413之间的外围栅极电介质图案411、外围栅电极413的顶表面上的外围栅极封盖图案415以及外围栅电极413的侧表面上的外围栅极间隔件417。
68.第一层间绝缘层400可设置在衬底100的外围电路区pr上，以覆盖外围字线wlp。第一层间绝缘层400可延伸至衬底100的边界区br上的区，以覆盖绝缘隔离图案200的顶表面。外围接触件431可设置在外围字线wlp中的每一条的两侧。外围接触件431中的每一个可被设置为穿过第一层间绝缘层400，并且可连接至外围有源图案pact中对应的一个。外围线435可设置在第一层间绝缘层400上，并且可连接至外围接触件431。外围接触件431和外围线435可以由至少一种导电材料形成或者包括至少一种导电材料。第二层间绝缘层500可设置在衬底100的外围电路区pr上和第一层间绝缘层400上。第二层间绝缘层500可以覆盖外围线435。第一层间绝缘层400和第二层间绝缘层500中的每一个可包括氧化硅层、氮化硅层和/或氮氧化硅层中的至少一种。
69.图12至图22是示出根据实施例的制造半导体装置的方法的图。详细地说，图12、图15和图18是对应于图1的部分p1的平面图，图13和图14是对应于图12的线a-a'的剖视图，图16和图17是对应于图15的线a-a'的剖视图，并且图19至图22是对应于图18的线a-a'的剖视图。为了简明起见，下面将主要描述与参照图1至图8描述的方法不同的特征。
70.参照图12和图13，可设置包括单元区cr、外围区pr和它们之间的边界区br的衬底100。可在衬底100上形成单元掩模图案110和外围掩模图案120’。
71.可在衬底100的单元区cr上形成单元掩模图案110。单元掩模图案110可在第一方向d1和第二方向d2上彼此间隔开。当在平面图中观看时，单元掩模图案110中的每一个可为
在第三方向d3上细长的条形图案。单元掩模图案110可在衬底100中限定其中将形成有要在下面将描述的单元有源图案的区。单元掩模图案110中的每一个可包括按次序堆叠在衬底100上的第一单元掩模图案112和第二单元掩模图案114。
72.可在衬底100的外围区pr上形成外围掩模图案120’，以覆盖衬底100的外围区pr的整个顶表面。外围掩模图案120’可延伸至衬底100的边界区br，以覆盖边界区br的一部分。外围掩模图案120可包括按次序堆叠在衬底100上的第一外围掩模图案122’和第二外围掩模图案124’。第一单元掩模图案112和第一外围掩模图案122’可由相同的材料形成或者包括相同的材料，并且第二单元掩模图案114和第二外围掩模图案124’可由相同的材料形成或者包括相同的材料。
73.参照图12和图14，可对衬底100执行利用单元掩模图案110和外围掩模图案120’作为蚀刻掩模的第三蚀刻处理。可以执行第三蚀刻处理，以蚀刻衬底100的上部，并且在衬底100中形成单元沟槽ct1和ct2和第一隔离沟槽200ta。
74.可在衬底100的单元区cr中形成单元沟槽ct1和ct2。单元沟槽ct1和ct2可包括具有第一宽度w1的第一单元沟槽ct1和具有第二宽度w2的第二单元沟槽ct2。第一宽度w1和第二宽度w2中的每一个可为在第一方向d1上测量的宽度，并且第一宽度w1可大于第二宽度w2(即，w1＞w2)。由于在第三蚀刻处理期间的蚀刻负载效应，具有相对大的宽度w1的第一单元沟槽ct1可在衬底100中形成得比具有相对小的宽度w2的第二单元沟槽ct2更深。单元沟槽ct1和ct2可限定单元有源图案cact，并且可暴露出单元有源图案cact的侧表面。单元有源图案cact中的每一个可为在第三方向d3上细长的条形图案。
75.可在衬底100的边界区br中形成第一隔离沟槽200ta。第一隔离沟槽200ta可在衬底100中形成得比第二单元沟槽ct2更深，并且在实施例中，第一隔离沟槽200ta可被形成为与第一单元沟槽ct1具有基本上相同深度。可在第三蚀刻处理期间去除第二单元掩模图案114和第二外围掩模图案124’。
76.参照图15和图16，在形成单元沟槽ct1和ct2以及第一隔离沟槽200ta之后，可去除单元掩模图案110和外围掩模图案120’。可通过例如湿法蚀刻处理来去除单元掩模图案110和外围掩模图案120’。作为去除单元掩模图案110和外围掩模图案120’的结果，可暴露出单元有源图案cact的顶表面，并且可在外围区pr和边界区br中暴露出衬底100的顶表面。
77.可在设置有单元沟槽ct1和ct2以及第一隔离沟槽200ta的衬底100上按次序形成第一氧化物层140、第二氧化物层142、氮化物层144、第一掩模层148、第二掩模层152和第三掩模层154。第一氧化物层140可被形成为保形地覆盖单元沟槽ct1和ct2以及第一隔离沟槽200ta的中的每一个的内表面。第二氧化物层142可被形成为填充第一单元沟槽ct1和第一隔离沟槽200ta中的每一个的一部分，并且填充第二单元沟槽ct2中的每一个的其余部分。氮化物层144可被形成为填充第一单元沟槽ct1中的每一个的其余部分，并且填充第一隔离沟槽200ta的一部分。可在氮化物层144上形成第一掩模层148，以填充第一隔离沟槽200ta的一部分，并且可在第一掩模层148上形成第二掩模层152，以填充第一隔离沟槽200ta的其余部分。可在衬底100上形成第三掩模层154，以覆盖第二掩模层152的整个顶表面。第一掩模层148可由例如至少一种氧化物材料形成或者包括例如至少一种氧化物材料。第二掩模层152可由碳含量等于或大于80％的至少一种有机化合物形成或者包括有机化合物。作为示例，第二掩模层152可为旋涂硬掩模(soh)层。第三掩模层154可由例如氮氧化物形成或者
包括氮氧化物。
78.可在第三掩模层154上形成光致抗蚀剂图案156。光致抗蚀剂图案156可被形成为完全覆盖衬底100的单元区cr，并且部分地覆盖衬底100的边界区br，例如，光致抗蚀剂图案156可仅部分地覆盖第一隔离沟槽200ta的顶部。光致抗蚀剂图案156可在衬底100的外围区pr中限定其上形成有要在下面描述的外围有源图案的区。光致抗蚀剂图案156可被称作掩模图案。
79.参照图15和图17，可对衬底100执行利用光致抗蚀剂图案156作为蚀刻掩模的第四蚀刻处理。可执行第四蚀刻处理，以按次序蚀刻第三掩模层154、第二掩模层152、第一掩模层148、氮化物层144、第二氧化物层142和第一氧化物层140，并且蚀刻衬底100的上部。因此，可在衬底100中形成外围沟槽pt和第二隔离沟槽200tb。
80.可在衬底100的外围区pr中形成外围沟槽pt。外围沟槽pt可在第一方向d1上具有第三宽度w3，其可大于单元沟槽ct1和ct2的第一宽度w1和第二宽度w2中的每一个。由于在第四蚀刻处理期间的蚀刻负载效应，具有相对大的宽度w3的外围沟槽pt可在衬底100中形成得比具有相对小的宽度w1和w2的单元沟槽ct1和ct2更深。外围沟槽pt可在衬底100中形成得比第一隔离沟槽200ta更深。外围沟槽pt可限定外围有源图案pact，并且可暴露出外围有源图案pact的侧表面。当在平面图中观看时，外围有源图案pact中的每一个可为板形图案，但是实施例不限于该示例。
81.可在衬底100的边界区br中形成第二隔离沟槽200tb，例如，可在边界区br中形成第二隔离沟槽200tb，以延伸穿过第一隔离沟槽200ta的邻近于外围区pr的一部分。第二隔离沟槽200tb可在衬底100中形成得比单元沟槽ct1和ct2更深，并且可被形成为与外围沟槽pt具有基本上相同的深度。
82.参照图18和图19，在形成外围沟槽pt和第二隔离沟槽200tb之后，可去除光致抗蚀剂图案156、第三掩模层154和第二掩模层152。可通过例如灰化和/或剥离处理来去除光致抗蚀剂图案156、第三掩模层154和第二掩模层152。
83.参照图18和20，可去除第一掩模层148。可通过例如湿法蚀刻处理去除第一掩模层148。之后，可以从外围区pr和边界区br去除氮化物层144。也就是说，可以去除外围有源图案pact上的氮化物层144和第一隔离沟槽200ta中的氮化物层144。另外，可以从单元区cr去除氮化物层144的一部分，但是可在第一单元沟槽ct1中局部地保留氮化物层144的一部分。可通过例如干法蚀刻处理去除氮化物层144。
84.第一隔离沟槽200ta和第二隔离沟槽200tb可彼此连接，以形成单个沟槽(例如，第一隔离沟槽200ta和第二隔离沟槽200tb可彼此流体连通)，其将被称作隔离沟槽200t’。可在衬底100的边界区br中以及单元有源图案cact与外围有源图案pact之间形成隔离沟槽200t’。隔离沟槽200t’可介于单元有源图案cact中对应的一个与外围有源图案pact中对应的一个之间，并且可以暴露出所述对应的单元有源图案cact的侧表面和所述对应的外围有源图案pact的侧表面。隔离沟槽200t’可在第一方向d1上具有第四宽度w4，其可大于单元沟槽ct1和ct2的第一宽度w1和第二宽度w2中的每一个，并且大于外围沟槽pt的第三宽度w3。可在隔离沟槽200t’的位于隔离沟槽200t’的最宽区中的面对的侧壁之间测量在第一方向d1上的第四宽度w4。
85.由于第二隔离沟槽200tb在衬底100中形成得比第一隔离沟槽200ta更深，因此隔
离沟槽200t’的底表面200b’可具有台阶轮廓。隔离沟槽200t’的底表面200b’可包括邻近于所述对应的单元有源图案cact的侧表面的第一部分200ba和邻近于述对应的外围有源图案pact的侧表面的第二部分200bb，并且第二部分200bb的高度可低于第一部分200ba的高度。
86.参照图18和图21，可在衬底100上形成第三氧化物层146，以填充隔离沟槽200t’和外围沟槽pt。在一些实施例中，第一氧化物层140和第二氧化物层142中的每一个的一部分可介于隔离沟槽200t’(即，第一隔离沟槽200ta)的内表面与第三氧化物层146之间。
87.参照图18和图22，可对第三氧化物层146执行平面化处理。可以执行平面化处理直至单元有源图案cact和外围有源图案pact的顶表面暴露于外部为止。作为平面化处理的结果，可以分别在单元沟槽ct1和ct2、外围沟槽pt以及隔离沟槽200t’中局部地形成单元器件隔离图案150c1和150c2、外围器件隔离图案150p以及绝缘隔离图案200’。
88.单元器件隔离图案150c1和150c2可包括第一单元沟槽ct1中的第一单元器件隔离图案150c1和第二单元沟槽ct2中的第二单元器件隔离图案150c2。第一单元器件隔离图案150c1中的每一个可包括第一氧化物层140、第二氧化物层142和氮化物层144。第二单元器件隔离图案150c2中的每一个可包括第一氧化物层140和第二氧化物层142，但是可以不包括氮化物层144。绝缘隔离图案200’可包括第一氧化物层140、第二氧化物层142和第三氧化物层146，但是可以不包括氮化物层144。外围器件隔离图案150p可包括第三氧化物层146，但是可以不包括氮化物层144。
89.第一单元器件隔离图案150c1可具有第一宽度w1，第二单元器件隔离图案150c2可具有第二宽度w2。第一宽度w1可大于第二宽度w2(即，w1＞w2)。如参照图12和图14描述的，由于第一单元沟槽ct1在衬底100中形成得比第二单元沟槽ct2更深，因此当从衬底100的底表面100l测量时，第一单元器件隔离图案150c1中的每一个的底表面150c1b可位于低于第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
90.外围器件隔离图案150p可具有第三宽度w3，其大于单元器件隔离图案150c1和150c2的第一宽度w1和第二宽度w2。如参照图15和图17描述的，由于外围沟槽pt在衬底100中形成得比单元沟槽ct1和ct2更深，因此当从衬底100的底表面100l测量时，外围器件隔离图案150p中的每一个的底表面150pb可位于低于单元器件隔离图案150c1和150c2的底表面150c1b和150c2b的高度。
91.绝缘隔离图案200’可具有第四宽度w4，其可大于外围器件隔离图案150p的第三宽度w3。如参照图18和图20描述的，由于第二隔离沟槽200tb在衬底100中形成得比第一隔离沟槽200ta更深，因此绝缘隔离图案200’的底表面200b’可具有台阶轮廓。绝缘隔离图案200’的底表面200b’可以对应于隔离沟槽200t’的底表面200b’。绝缘隔离图案200’的底表面200b’可包括邻近于所述对应的单元有源图案cact的侧表面的第一部分200ba和邻近于所述对应的外围有源图案pact的侧表面的第二部分200bb，并且第二部分200bb的高度可低于第一部分200ba的高度。绝缘隔离图案200’的底表面200b’的第一部分200ba可与第一单元器件隔离图案150c1中的每一个的底表面150c1b位于基本上相同高度，绝缘隔离图案200’的底表面200b’的第二部分200bb可与外围器件隔离图案150p中的每一个的底表面150pb位于基本上相同的高度。
92.根据实施例，可通过第三蚀刻处理形成单元沟槽ct1和ct2，可通过不同于第三蚀刻处理的第四蚀刻处理(即，两个分离的蚀刻处理)形成外围沟槽pt。也就是说，由于单元沟
槽ct1和ct2和外围沟槽pt通过分离的蚀刻处理形成，因此可以容易地使单元沟槽ct1和ct2形成至邻近单元晶体管之间的电气隔离所需的特定深度，并且容易地使外围沟槽pt形成至能够防止在外围有源图案pact中出现晶体缺陷问题(例如，硅位错)的深度。因此，可以容易地制造具有改进的电特性的半导体装置。
93.另外，第一隔离沟槽200ta可与单元沟槽ct1和ct2通过第三蚀刻处理同时形成，第二隔离沟槽200tb可与外围沟槽pt通过第四蚀刻处理同时形成。因此，边界区br中的隔离沟槽200t’的底表面200b’可包括分别位于邻近于所述对应的单元有源图案cact和所述对应的外围有源图案pact的侧表面的第一部分200ba和第二部分200bb，并且第二部分200bb的高度可低于第一部分200ba的高度。
94.图23是示出根据实施例的半导体装置的平面图，并且图24是沿着图23的线a-a'截取的剖视图。沿着图23的线b-b'和线c-c'截取的剖视图可基本上与图11中的剖视图相同。为了简明起见，下面将主要描述与参照图9至图11描述的半导体装置不同的特征。
95.参照图23和图24，单元器件隔离图案150c1和150c2可形成在衬底100的单元区cr中，以限定单元有源图案cact。单元器件隔离图案150c1和150c2可包括具有第一宽度w1的第一单元器件隔离图案150c1和具有第二宽度w2的第二单元器件隔离图案150c2。第一宽度w1可大于第二宽度w2(即，w1＞w2)。当从衬底100的底表面100l测量时，第一单元器件隔离图案150c1中的每一个的底表面150c1b可位于低于第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
96.外围器件隔离图案150p可设置在衬底100的外围区pr中，以限定外围有源图案pact。外围器件隔离图案150p可具有第三宽度w3，其可大于第一单元器件隔离图案150c1的第一宽度w1和第二单元器件隔离图案150c2的第二宽度w2。当从衬底100的底表面100l测量时，外围器件隔离图案150p中的每一个的底表面150pb可位于低于第一单元器件隔离图案150c1中的每一个的底表面150c1b和第二单元器件隔离图案150c2中的每一个的底表面150c2b的高度。
97.绝缘隔离图案200’可设置在衬底100的边界区br中。绝缘隔离图案200’可设置在单元有源图案cact与外围有源图案pact之间。绝缘隔离图案200’可介于单元有源图案cact中对应的一个与外围有源图案pact中对应的一个之间。绝缘隔离图案200’的底表面200b’可具有台阶轮廓。绝缘隔离图案200’的底表面200b’可包括邻近于所述对应的单元有源图案cact的侧表面的第一部分200ba和邻近于所述对应的外围有源图案pact的侧表面的第二部分200bb。第二部分200bb的高度可低于第一部分200ba的高度。绝缘隔离图案200的底表面200b’的第一部分200ba可与第一单元器件隔离图案150c1中的每一个的底表面150c1b位于基本上相同的高度，并且绝缘隔离图案200的底表面200b的第二部分200bb可与外围器件隔离图案150p中的每一个的底表面150pb位于基本上相同的高度。
98.单元器件隔离图案150c1和150c2、外围器件隔离图案150p以及绝缘隔离图案200’可通过参照图12至图22描述的方法来形成。单元器件隔离图案150c1和150c2、外围器件隔离图案150p以及绝缘隔离图案200’可彼此连接，以形成单个器件隔离层st。
99.除上述差异外，根据本实施例的半导体装置可与参照图9至图11描述的半导体装置基本上相同。
100.通过总结和回顾，为了满足对具有小图案尺寸和减少的设计规则的半导体装置的
日益增长的需求，晶体管正在缩小。为了防止晶体管的电特性因其缩小而劣化，有必要使单元器件隔离图案和外围器件隔离图案形成至特定深度。
101.因此，实施例提供了一种具有改进的电特性的半导体装置及其制造方法。也就是说，根据实施例，可以降低蚀刻处理中的蚀刻负载效应以形成单元沟槽和外围沟槽，从而容易地控制单元器件隔离图案和外围器件隔离图案的深度。因此，可以容易地制造具有改进的电特性的半导体装置。
102.本文中已公开了示例实施例，尽管采用了特定术语，但仅在一般和描述性意义上使用和解释它们，而不是出于限制的目的。在一些情况下，除非另有特别说明，否则随着本技术的提交，对于本领域的普通技术人员之一来说显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用，也可以与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求阐述的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。