平面雪崩光电二极管的制作方法
【专利说明】平面雪崩光电二极管
[0001] 相关申请的交叉引用
[0002] 本申请要求美国临时专利申请61/648, 401的优先权，其全部内容通过引用并入 本文。
【背景技术】
[0003] 本发明涉及一种光电探测器。更具体地，本发明涉及一种雪崩光电二极管 ("APD"）。
[0004] 归因于已知的光子和电子之间的相互作用，近年来在光电探测器领域取得了进 展，特别是在那些利用半导体材料的光电探测器方面。被称为雪崩光电二极管的一种基于 半导体的光电探测器包括满足不同目的（例如吸收和倍增）的多种半导体材料。
[0005] 雪崩光电二极管结构通过受激电荷载流子的作用来提供高增益，该受激电荷载流 子在倍增层产生大量电子-空穴对。为了防止吸收层中的隧穿，在雪崩光电二极管自身内 电场被调整，使得倍增层中的电场显著高于吸收层中的电场。
[0006] 被称为台面（mesa)雪崩光电二极管的特定类型的雪崩光电二极管暴露高场p-n 结和大量暴露的表面和界面态，其使得难于使用绝缘材料层来进行钝化。因此，常规的InP/ InGaAs雪崩光电二极管采用掩埋p-n结的扩散结构（diffusedstructure)。然而，这些InP 雪崩光电二极管需要对P型半导体区域的深度和扩散浓度两者的非常精确的扩散控制以 及对发生该扩散的n掺杂区域的精确控制。该严格的掺杂控制是重要的，因为扩散控制p-n 结的布局、倍增区域中电场的幅度、雪崩区域的长度以及电荷控制层中的总电荷，该总电荷 决定高场InP雪崩区域和低场InGaAs吸收区域两者的电场值，高场InP雪崩区域的电场值 必须足够大以产生倍增，低场InGaAs吸收区域的电场值必须足够小以避免隧穿。此外，在 这种布置中使用精确放置的扩散的或注入的保护环，以避免在扩散的P-n结的边缘处的雪 崩击穿。保护环和严格控制的扩散的这种组合增加电容、降低带宽并减少成品率，因而增加 这些APD的成本。
[0007] 对于超高速性能探测器，InAlAs可替代InP被用作雪崩层，因为更高的带隙减 少隧穿，因而允许使用更薄的雪崩区域以产生更高的速度和更高性能的接收机。然而，在 InAlAs中，获得扩散结构甚至更困难，因为和标准的基于InP的AH)相比，（相对于空穴） 更大的电子雪崩系数使得期望倍增电子而不是空穴。此外，因为n掺杂剂的扩散不够快，所 以简单地使标准的P-掺杂扩散结构反转是不足够的。
【发明内容】
[0008] 为了克服现有技术的缺陷，申请人已经发现由于PIN探测器可以很容易地通过适 当的表面预处理而被钝化和被BCB覆盖，因此在大面积未掺杂InGaAs吸收层的顶部刻蚀小 面积p+InGaAs吸收区域，并像PIN-样用BCB钝化该小面积p+InGaAs吸收区域。
[0009] 一种雪崩光电二极管包括第一半导体层、倍增层、电荷控制层、第二半导体层、梯 度吸收（gradedobsorption)层以及阻挡层。倍增层位于第一半导体层和电荷控制层之间。 第二半导体层位于电荷控制层和梯度吸收层之间。阻挡层定位为与梯度吸收层相邻、与第 二半导体层相对。
[0010] 在另一个实施例中，可以刻蚀梯度吸收层以在第二半导体层的顶部获得小面积吸 收区域。雪崩二极管也可以包括与第一半导体层相邻的第一接触部和与第二半导体层的顶 部上的小面积吸收区域相邻的第二接触部。此外，可以采用如BCB的钝化结构来对雪崩光 电二极管的一部分进行钝化。
[0011] 在参考附属于本说明书并形成本说明书的一部分的附图和权利要求书仔细研宄 下述描述之后，本发明进一步的目标、特征和优点对本领域技术人员将变得清楚。
【附图说明】
[0012] 图1是根据本发明的平面雪崩光电二极管的截面图；以及
[0013] 图2是根据本发明的替代的平面雪崩光电二极管的截面图。
【具体实施方式】
[0014] 美国专利号7, 348,608(其全部内容通过引用并入本文）包含多项创新，包括：倍 增层被掩埋在吸收层之下；由于在小的迷你台面下电场的集中，P+电荷控制层延伸穿过整 个大的外部台面但不增加在工作偏置下的电容或降低工作偏置处的带宽；吸收层生长于电 荷控制层之上以及倍增层之上；所有这些层具有外部台面的完整大面积；以及小的顶部P+ 迷你台面决定有源面积（activearea)和电容及带宽。
[0015] 在美国专利号7, 348,608(其全部内容通过引用并入本文）中，InGaAs吸收层未 掺杂从而在工作偏置下耗尽。电荷控制层和倍增层也在工作偏置下完全耗尽。由此，小的 顶部P+迷你台面控制仅在该迷你台面正下方大的电场。由此，因为电容由小的迷你台面的 面积决定，所以电容小。
[0016] 穿过耗尽吸收层的电场收集电子和空穴，并决定它们的渡越时间，该渡越时间对 穿过整个器件的总渡越时间做贡献，从而决定总响应速度。
[0017] 美国专利号7, 078,741(其全部内容通过引用并入本文）公开了在InGaAs吸收层 中的梯度P+掺杂，以在不显著增加渡越时间或减小带宽的同时提高响应率。然而，因为这 种p+掺杂层不会被耗尽并且大面积p+InGaAs层将与大n+底层一起引起大电容，所以该p+ 掺杂层不能简单地以与未掺杂InGaAs吸收层同样大的外部台面尺寸在现有的APD结构的 顶部上生长。也就是说，为了具有低电容和高带宽，附加的P+层必须是和APD的有源区域 相同的小尺寸。
[0018] 参考图1，示出雪崩光电二极管10。作为其主要组件，雪崩光电二极管10包括第 一半导体层12、倍增层14、电荷控制层16、数字梯度（digitalgrade)层18、第二半导体层 20、梯度吸收层22以及阻挡层24。如图1所示，倍增层14位于电荷控制层16和第一半导 体层12之间。数字梯度层18位于电荷控制层16和第二半导体层20之间。梯度吸收层22 在第二半导体层20的顶部。阻挡层24在梯度吸收层22的顶部。
[0019] 第一半导体层12可以是n型半导体并可以选自包括三元半导体的组或III-V族 半导体。因此，第一半导体层12为来自III族的两种元素结合来自V族的一种元素，或反 之，来自V族的两种元素结合来自III族的一种元素。下面示出周期表的代表性的族的表。
【主权项】
1. 一种雪崩光电二极管，包括： 第一半导体层； 与所述第一半导体层相邻的倍增层； 与所述倍增层相邻、与所述第一半导体层相对的电荷控制层； 第二半导体层，所述第二半导体层是低掺杂的或非故意掺杂的，所述第二半导体层与 所述电荷控制层相邻、与所述倍增层相对； 梯度吸收层，与半导体层相邻、与所述第二半导体层相对；以及 阻挡层，定位为与所述梯度吸收层相邻、与所述第二半导体层相对。
2. 如权利要求1所述的雪崩光电二极管，进一步包括位于所述电荷控制层和所述第二 半导体层之间的数字梯度层。
3. 如权利要求1所述的雪崩光电二极管，其中所述第一半导体层由磷化铟构成。
4. 如权利要求3所述的雪崩光电二极管，其中所述第一半导体层为n+掺杂的。
5. 如权利要求1所述的雪崩光电二极管，其中所述倍增层由砷化铟铝构成。
6. 如权利要求1所述的雪崩光电二极管，其中所述梯度吸收层由砷化铟镓构成。
7. 如权利要求1所述的雪崩光电二极管，其中所述梯度吸收层为p+掺杂的。
8. 如权利要求1所述的雪崩光电二极管，进一步包括与所述第一半导体层相邻的第一 接触部。
9. 如权利要求9所述的雪崩光电二极管，其中所述梯度吸收层被刻蚀以在所述第二半 导体层的顶部上限定小面积吸收区域。
10. 如权利要求9所述的雪崩光电二极管，进一步包括与所述第二半导体层的顶部上 的所述小面积吸收区域相邻的第二接触部。
11. 如权利要求10所述的雪崩光电二极管，其中所述雪崩光电二极管的至少一部分被 钝化结构钝化。
12. 如权利要求11所述的雪崩光电二极管，其中所述钝化结构由苯并环丁烯构成。
【专利摘要】一种雪崩光电二极管，包括：第一半导体层、倍增层、电荷控制层、第二半导体层、梯度吸收层、阻挡层以及第二接触层。倍增层位于电荷控制层和第一半导体层之间。电荷控制层位于第二半导体层和倍增层之间。第二半导体层位于电荷控制层和梯度吸收层之间。梯度吸收层位于第二半导体层和阻挡层之间。
【IPC分类】H01L31-107
【公开号】CN104603958
【申请号】CN201380025871
【发明人】巴里·莱维尼
【申请人】派克米瑞斯有限责任公司
【公开日】2015年5月6日
【申请日】2013年5月17日
【公告号】CA2873841A1, EP2850665A1, US20150115319, WO2013176976A1, WO2013176976A8