电阻式内存及其制造方法
【技术领域】
[0001]本发明是有关于一种内存及其制造方法，且特别是有关于一种电阻式内存及其制造方法。
【背景技术】
[0002]近年来电阻式内存，诸如电阻式随机存取内存(Resistive Random AccessMemory, RRAM)的发展极为快速，是目前最受瞩目的未来内存的结构。由于电阻式内存具备低功耗、高速运作、高密度以及兼容于互补式金属氧化物半导体(Complementary MetalOxide Semiconductor, CMOS)制程技术的潜在优势，因此非常适合作为下一代的非挥发性内存组件。
[0003]现行的电阻式内存通常包括相对配置的下电极与上电极以及位于下电极与上电极之间的介电层。一般来说，在传统的电阻式内存的制造技术中，通常是使用微影制程与干式蚀刻制程来形成包括了下电极、介电层以及上电极的堆栈结构。然而，由于传统技术中所使用的干式蚀刻的电浆的电荷会累积于上述电阻式内存的堆栈结构中，因此会造成电浆充电效应(plasma-charging effect)而产生崩溃(break down)以及干式蚀刻制程的蚀刻速率均匀性不佳的问题，进而导致电阻式内存的电性不良。更具体来说，可能造成电浆充电效应的干式蚀刻步骤包括图案化上述电阻式内存的堆栈结构的步骤以及后续进行干式蚀刻时会接触到上述电阻式内存的堆栈结构的步骤，例如移除硬式罩幕的步骤、移除光阻层的步骤以及在覆盖上电极的介电层中形成开口而暴露出上电极的步骤等等。
[0004]此外，传统的电阻式内存的制造技术还具有迭对(overlay)不易而需要使用高阶且高成本的微影技术以及在下电极与上电极之间所形成的导电灯丝(filament)的直径较大而导致电性不易控制等问题。
【发明内容】
[0005]本发明提供一种电阻式内存及其制造方法，可改善电阻式内存的电浆充电效应以及电性。
[0006]本发明提出一种电阻式内存，包括第一介电层、停止层、第一电极、第二介电层、第三介电层以及第二电极。停止层配置于第一介电层上，且第一介电层与停止层中具有第一开口。第一电极配置于第一开口中。第二介电层配置于停止层上，第二介电层具有第二开口，且第二开口至少暴露出第一电极。第三介电层配置于第二开口中。第二电极配置于第二开口中，其中第三介电层位于第二电极与第一电极之间。
[0007]本发明另提出一种电阻式内存的制造方法，包括以下步骤。于第一介电层上形成停止层，且第一介电层与停止层中具有第一开口。于第一开口中形成第一电极。于停止层上形成第二介电层，第二介电层具有第二开口，且第二开口至少暴露出第一电极。于第二开口中形成第三介电层。于第二开口中形成第二电极，其中第三介电层位于第二电极与第一电极之间。
[0008]基于上述，在本发明的电阻式内存及其制造方法中，第一介电层与停止层中具有第一开口，第一电极配置于第一开口中，且第三介电层及第二电极配置于第二介电层的第二开口中，其中第二开口至少暴露出第一电极。由于本发明的电阻式内存的堆栈结构的设计可使用化学机械研磨法取代干式蚀刻且可使第一电极的面积较小，因此不仅可避免传统技术使用干式蚀刻所造成的电浆充电效应，而且还可以使电阻式内存的电性更加容易控制。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0010]图1A至图1H是依照本发明的一实施例的电阻式内存的制造方法的剖面示意图。
[0011]图2是依照本发明的其他实施例的电阻式内存的剖面示意图。
[0012]图3A至图3D是依照本发明的其他实施例的电阻式内存的制造方法的剖面示意图。
[0013]其中，附图标记说明如下:
[0014]100、200:电阻式内存
[0015]102:第一导电层
[0016]104:第一介电层
[0017]106:停止层
[0018]106a、120a’、130a、150a’、160a、170a’:上表面
[0019]108:第一开口
[0020]110:阻障层
[0021]112:金属层
[0022]120:第一电极材料层
[0023]120’:第一电极
[0024]130:第二介电层
[0025]132:第二开口
[0026]140:第三介电材料层
[0027]140’:第三介电层
[0028]150:第二电极材料层
[0029]150’:第二电极
[0030]160:第四介电层
[0031]162:第三开口
[0032]170:第二导电材料层
[0033]170’:第二导电层
【具体实施方式】
[0034]图1A至图1H是依照本发明的一实施例的电阻式内存的制造方法的剖面示意图。
[0035]请参照图1A，首先，于第一导电层102上形成第一介电层104，以使第一介电层104覆盖第一导电层102。第一导电层102例如是晶体管(未绘示)的闸极、汲极或源极，或者是二极管(未绘示)的N型掺杂区或P型掺杂区，或者是其他合适的图案化的导电层，其形成方法为本领域的技术人员所熟知，故于此不再赘述。第一介电层104的材料包括氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料，其形成方法例如是化学气相沉积法。
[0036]请再参照图1A，于第一介电层104上形成停止层106。停止层106的材料包括氮化硅或者是可作为研磨停止层或蚀刻停止层的其他合适的材料，其形成方法例如是化学气相沉积法。接着，于第一介电层104与停止层106中形成第一开口 108，其形成方法例如是进行微影蚀刻制程。更详细来说，第一介电层104与停止层106中具有第一开口 108，且第一开口 108暴露出部分第一导电层102。
[0037]请参照图1B，然后，于第一开口 108的表面形成阻障层110，且至少于第一开口 108的底部形成金属层112。阻障层110与金属层112的形成方法例如是于停止层106及第一开口 108的表面上顺应性地形成阻障材料层(未绘示)，并于阻障材料层上形成金属材料层(未绘示)且金属材料层填入第一开口 108中，再以停止层106作为蚀刻停止层对金属材料层与阻障材料层进行回蚀刻制程以分别形成金属层112以及阻障层110。阻障层110的材料包括氮化钛、钛或其他合适的材料。金属层112例如是作为接触插塞，其材料包括钨或其他合适的材料。
[0038]请参照图1C，之后，于停止层106上形成第一电极材料层120，且第一电极材料层120填入第一开口 108中以与金属层112接触。第一电极材料层120的材料例如是氮化钛(TiN)、钼(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、错(Zr)、铪(Hf)、镍(Ni)、铜(Cu)、钴(Co)、铁(Fe)、钆(Y)或锰(Mo)，其形成方法例如是物理气相沉积法。
[0039]请参照图1D，接着，移除停止层106上的第一电极材料层120，以于第一开口 108中形成第一电极120’。移除停止层106上的第一电极材料层120的方法例如是以停止层106作为研磨停止层对第一电极材料层120进行化学机械研磨制程。因此，在本实施例中，第一电极120’至少配置于第一开口 108的顶部，金属层112至少配置于第一开口 108的底部，且可藉由金属层112使第一电极120’与第一导电层102电性连接，其中第一电极120’的上表面120a’与停止层106的上表面106a为共平面的配置。
[0040]请参照图1E，然后，于停止层106上形成第二介电层130，第二介电层130具有第二开口 132，且第二开口 132至少暴露出第一电极120’。在本实施例中，第二开口 130例如是暴露出第一电极120’以及部分停止层106。第二介电层130的材料包括氧化娃、氮化娃、氮氧化硅或其他合适的绝缘材料。第二介电层130的形成方法例如是先于停止层106上形成第二介电材料层(未绘示)，再进行微影蚀刻制程以形成具有第二开口 132的第二介电层130。
[0041]接着，于第二介电层130、第二开口 132以及第一电极120’的表面上顺应性地形成第三介电材料层140。第三介电材料层140的材料例如是氧化铪(诸如HfO或HfO2等)、氧化镧、氧化钆、氧化钇、氧化锆、氧化钛、氧化钽、氧化镍、氧化钨、氧化铜、氧化钴或氧化铁，其形成方法例如是化学气相沉积法。再者，于第三介电材料层140上形成第二电极材料层150，且第二电极材料层150填入第二开口 132中。第二电极材料层150的材料例如是氮化钛(TiN)、钼(Pt)、铱(Ir)、钌(Ru)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、错(Zr)、铪(Hf)、镍(Ni)、铜(Cu)、钴(Co)、铁(Fe)、钆(Y)或锰(Mo)，其形成方法例如是物理气相沉积法。
[0042]请参照图1F，接着，移除第二介电层130上的第三介电材料层140与第二电极材料层150，以于第二开口 132中形成第三介电层140’以及第二电极150’。移除第二介电层130上的第三介电材料层140与第二电极材料层150的方法包括化学机械研磨法。因此，在本实施例中，第二电极150’的上表面150a’与第二介电层130的上表面130a为共平面的配置。再者，在本实施例中，第三介电层140’顺应性地形成在第二开口 132的表面上，亦即第三介电层140’形成在第二开口 132的底部与侧壁上，但本发明不限于此。在其他实施例中，第三介电层140’亦可以是仅形成在第二开口 132的底部上。也就是说，只要第三介电层140’位于第二电极150’与第一电极120’之间即可，且本发明不特别限定第三介电层140’的形状。
[0043]请参照图1G，之后，于第二介电层130上形成第四介电层160，第四介电层160具有第三开口 162，且第三开口 162至少暴露出部分第二电极150’。在本实施例中，第三开口162例如是暴露出第二电极150’以及第三介电层140’，但本发明不限于此。在其他实施例中，第三开口 162