电阻式存储器及其制造方法
【专利摘要】本发明公开了一种电阻式存储器及其制作方法。此方法是先于基底上依序形成第一电极、可变电阻层与掩膜层；然后，于基底上形成覆盖第一电极、可变电阻层与掩膜层的介电层。接着，进行蚀刻工艺，于介电层与掩膜层中形成开口，此开口暴露出部分可变电阻层。而后，于开口中形成第二电极。之后，于第二电极上形成导电层。
【专利说明】电阻式存储器及其制造方法
【技术领域】
[0001]本发明是有关于一种存储器及其制作方法，且特别是有关于一种电阻式存储器及其制造方法。
【背景技术】
[0002]近年来电阻式存储器(诸如电阻式随机存取存储器(resistive random accessmemory, RRAM))的发展极为快速,是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及兼容于互补式金属氧化物半导体(complementarymetal oxide semiconductor, CMOS)工艺技术的潜在优势，因此非常适合作为下一代的非易失性存储器元件。
[0003]现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的可变电阻层，即具有一般所熟知的金属-绝缘层-金属(MIM)结构。一般来说，在形成上述的金属-绝缘层-金属结构之后，会先于电阻式存储器上覆盖一层介电层，然后再于介电层中形成暴露出部分电阻式存储器的上电极的开口，并于开口填入导电材料，以制作接触窗(contact)。
[0004]在目前的工艺中，一般是利用干式蚀刻(即等离子体蚀刻)的方式来于介电层中形成上述的开口。然而，在干式蚀刻的过程中，部分的等离子体会经由电阻式存储器的上电极而进入上电极与下电极之间的可变电阻层，并被捕捉于可变电阻层中。如此一来，将造成电阻式存储器在电性上的问题。此外，若利用湿式蚀刻来代替干式蚀刻，则容易因过蚀刻(overetch)而无法形成所需的接触窗轮廓，进而容易导致短路的问题。
【发明内容】
[0005]本发明提供一种电阻式存储器的制造方法，其将作为上电极的电极形成于接触窗开口中。
[0006]本发明另提供一种电阻式存储器，其作为上电极的电极配置于接触窗开口中。
[0007]本发明提出一种电阻式存储器的制造方法，其是先于基底上依序形成第一电极、可变电阻层与掩膜层。然后，于基底上形成覆盖第一电极、可变电阻层与掩膜层的介电层。接着，进行蚀刻工艺，于介电层与掩膜层中形成开口，此开口暴露出部分可变电阻层。而后，于开口中形成第二电极。之后，于第二电极上形成导电层。
[0008]依照本发明实施例所述的电阻式存储器的制造方法，上述在形成掩膜层之后以及在形成介电层之前，更包括于基底上形成覆盖第一电极、可变电阻层与掩膜层的覆盖层。
[0009]依照本发明实施例所述的电阻式存储器的制造方法，上述的第一电极、可变电阻层与掩膜层的形成方法例如是先于基底上依序形成电极材料层、可变电阻材料层与掩膜材料层。之后，对电极材料层、可变电阻材料层与掩膜材料层进行图案化工艺。
[0010]依照本发明实施例所述的电阻式存储器的制造方法，上述的蚀刻工艺例如为干式蚀刻工艺。
[0011]依照本发明实施例所述的电阻式存储器的制造方法，上述的掩膜层例如为氧化物层、氮化物层、氮氧化物层、由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层。
[0012]依照本发明实施例所述的电阻式存储器的制造方法，上述的掩膜层例如为由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层，且开口的形成方法例如是先进行干式蚀刻工艺，移除部分介电层与掩膜层中的部分氮化物层或氮氧化物层。之后，进行湿式蚀刻工艺，移除掩膜层中的部分氧化物层。
[0013]本发明另提出一种电阻式存储器，其包括第一电极、可变电阻层、掩膜层、介电层、第二电极以及导电层。第一电极、可变电阻层与掩膜层依序配置于基底上。介电层配置于基底上且覆盖第一电极、可变电阻层与掩膜层，其中介电层与掩膜层中具有暴露出部分可变电阻层的开口。第二电极配置于开口的底部且与可变电阻层连接。导电层配置于第二电极上。
[0014]依照本发明实施例所述的电阻式存储器，上述的掩膜层例如为氧化物层、氮化物层或氮氧化物层。
[0015]依照本发明实施例所述的电阻式存储器，上述的掩膜层例如为由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层。
[0016]依照本发明实施例所述的电阻式存储器，上述的第一电极例如为氮化钛层或由钛层与氮化钛层组成的复合层。
[0017]依照本发明实施例所述的电阻式存储器，上述的第二电极例如为氮化钛层或由钛层与氮化钛层组成的复合层。
[0018]依照本发明实施例所述的电阻式存储器，上述的可变电阻层的材料例如为金属氧化物材料。
[0019]依照本发明实施例所述的电阻式存储器，更包括覆盖层，此覆盖层配置于基底上且覆盖第一电极、可变电阻层与掩膜层。
[0020]依照本发明实施例所述的电阻式存储器，上述的基底中例如配置有接触窗，且此接触窗与第一电极连接。
[0021]基于上述，本发明在形成可变电阻层之后，先形成接触窗开口，再于接触窗开口中形成电极。因此，在以干式蚀刻工艺形成接触窗开口时，由于可变电阻层上方不具有导电层(电极)，干式蚀刻工艺所使用的等离子体并不会经由可变电阻层上方的导电层(电极)的传导而进入可变电阻层并被捕捉于可变电阻层中。如此一来，可有效地避免对最终所形成的电阻式存储器造成电性上的影响。
【专利附图】
【附图说明】
[0022]图1A至图1D为依照本发明的实施例所绘示的电阻式存储器的制作流程剖面示意图。
【具体实施方式】
[0023]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0024]【符号说明】
[0025]100:某底
[0026]101、116:导电层
[0027]102、114:电极
[0028]104:可变电阻层
[0029]106:掩膜层
[0030]106a:氧化物层
[0031]106b:氮化物层
[0032]108:覆盖层
[0033]110:介电层
[0034]112:开口
[0035]图1A至图1D为依照本发明的实施例所绘示的电阻式存储器的制作流程剖面示意图。首先，请参照图1A，于基底100上依序形成电极102、可变电阻层104与掩膜层106。基底100例如是介电基底。此外，在基底100中形成有作为接触窗的导电层101，且导电层101与电极102接触。导电层101的材料例如为W、Al、Cu、Pt、Ta或AlCu。导电层101的形成方法为本领域技术人员所熟知，在此不再另行说明。此外，电极102、可变电阻层104与掩膜层106的形成方法例如是先于基底100上依序形成电极材料层、可变电阻材料层与掩膜材料层，然后再对电极材料层、可变电阻材料层与掩膜材料层进行图案化工艺。电极材料层例如为氮化钽层、氮化钽铝层、氮化钛层、氮化钛铝层或由钛层与氮化钛层组成的复合层。可变电阻材料层例如为高介电常数材料层。举例来说，高介电常数材料层可以是金属氧化物材料层。上述的金属氧化物材料例如为Hf02、T12, WO3> A1203、Ta2O5或Zr02。或者，高介电常数材料层也可以是由上述二种以上的金属氧化物层所构成的复合层。
[0036]此外，在本实施例中，掩膜材料层是由具有不同蚀刻选择比的二层材料层所构成的复合层，即氧化物层以及位于其上的氮化物层。因此，在进行上述的图案化工艺之后，所形成的掩膜层106即由氧化物层106a以及位于其上的氮化物层106b构成。在另一实施例中，上述的氮化物层106b亦可替换为氮氧化物层。氧化物层106a的厚度例如介于5nm至30nm之间。氮化物层106b的厚度例如介于20nm至300nm。掩膜层106的厚度可根据可变电阻层104的厚度进行调整。
[0037]然后，请参照图1B，选择性地于基底100上共形地形成覆盖电极102、可变电阻层104与掩膜层106的覆盖层108。覆盖层108的材料例如为氮化物，其厚度例如介于1nm至40nm。覆盖层108用以保护由电极102、可变电阻层104与掩膜层106所构成的堆栈结构。之后，于覆盖层108上形成介电层110。介电层110即为一般通称的层间介电层。
[0038]接着，请参照图1C，进行蚀刻工艺，于介电层110、覆盖层108与掩膜层106中形成露出部分可变电阻层104的开口 112。开口 112即为后续用以形成接触窗的接触窗开口。开口 112的形成方法例如是进行蚀刻工艺。详细地说，在本实施例中，掩膜层106是由氧化物层106a以及位于其上的氮化物层106b构成，因此可使用干式蚀刻工艺直接移除部分介电层110、部分覆盖层108、部分氮化物层106b与部分氧化物层106a来形成开口 112。由于开口 112暴露出部分可变电阻层104，即可变电阻层104上方并不存在任何导电层，因此干式蚀刻工艺所使用的等离子体并不会经由导电层的传导而进入可变电阻层104并被捕捉于可变电阻层104中，因而可避免对最终所形成的电阻式存储器造成电性上的影响。
[0039]特别一提的是，除了使用干式蚀刻工艺直接移除部分介电层110、部分覆盖层108、部分氮化物层106b与部分氧化物层106a来形成开口 112之外，还可以采用二阶段蚀刻的方式来形成开口 112。详细地说，可先使用干式蚀刻工艺移除部分介电层110、部分覆盖层108与部分氮化物层106b，并通过氮化物层106b与氧化物层106a之间蚀刻选择性的差异而以氧化物层106a作为干式蚀刻工艺的蚀刻停止层。然后，使用湿式蚀刻工艺移除暴露出来的氧化物层106a,以形成暴露出部分可变电阻层104的开口 112。依此方式，由于干式蚀刻工艺所使用的等离子体并不会与可变电阻层104接触，因此可以更有效地避免等离子体进入可变电阻层104中。此外，由于湿式蚀刻工艺仅用来移除氧化物层106a，因此可以避免因蚀刻时间过长而导致过蚀刻的问题。
[0040]在上述实施例中，掩膜层106是由氧化物层106a以及位于其上的氮化物层106b构成。然而，本发明并不限于此。在其他实施例中，掩膜层106也可以具有单层结构，即掩膜层106可以是氧化物层、氮化物层或氮氧化物层。在此情况下，亦可使用干式蚀刻工艺或使用干式蚀刻工艺搭配湿式蚀刻工艺来形成开口 112。
[0041]之后，请参照图1D，于开口 112中形成电极114。电极114例如是由氮化钛层构成，或者电极114亦可是由钛层与氮化钛层组成的复合层。然后，于电极114上形成作为接触窗之用的导电层116。导电层116的材料例如为W、T1、Al、Cu、Pt、Ta或AlCu。导电层116的形成方法为本领域技术人员所熟知，在此不再另行说明。
[0042]综上所述，本发明在形成可变电阻层之后，先于可变电阻层上的层间介电层中形成接触窗开口，再于接触窗开口中形成电极。如此一来，在以干式蚀刻工艺制作接触窗开口的过程中，等离子体不会经由可变电阻层上方的导电层(电极)的传导而进入可变电阻层中，因而可避免对最终所形成的电阻式存储器造成电性上的影响。
[0043]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种电阻式存储器的制造方法，其特征在于，包括: 于基底上依序形成第一电极、可变电阻层与掩膜层； 于所述基底上形成介电层，所述介电层覆盖所述第一电极、所述可变电阻层与所述掩膜层； 进行蚀刻工艺，于所述介电层与所述掩膜层中形成开口，所述开口暴露出部分所述可变电阻层； 于所述开口中形成第二电极；以及 于所述第二电极上形成导电层。
2.如权利要求1所述的电阻式存储器的制造方法，其中在形成所述掩膜层之后以及在形成所述介电层之前，更包括于所述基底上形成覆盖层，所述覆盖层覆盖所述第一电极、所述可变电阻层与所述掩膜层。
3.如权利要求1所述的电阻式存储器的制造方法，其中所述第一电极、所述可变电阻层与所述掩膜层的形成方法包括: 于所述基底上依序形成电极材料层、可变电阻材料层与掩膜材料层；以及 对所述电极材料层、所述可变电阻材料层与所述掩膜材料层进行图案化工艺。
4.如权利要求1所述的电阻式存储器的制造方法，其中所述蚀刻工艺包括干式蚀刻工艺。
5.如权利要求1所述的电阻式存储器的制造方法，其中所述掩膜层包括氧化物层、氮化物层、氮氧化物层、由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层。
6.如权利要求5所述的电阻式存储器的制造方法，其中所述掩膜层包括由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层，且所述开口的形成方法包括: 进行干式蚀刻工艺，移除部分所述介电层与所述掩膜层中的部分所述氮化物层或所述氮氧化物层；以及 进行湿式蚀刻工艺，移除所述掩膜层中的部分所述氧化物层。
7.—种电阻式存储器，其特征在于，包括: 依序配置于基底上的第一电极、可变电阻层与掩膜层； 介电层，配置于所述基底上且覆盖所述第一电极、所述可变电阻层与所述掩膜层，其中所述介电层与所述掩膜层中具有开口，所述开口暴露出部分所述可变电阻层； 第二电极，配置于所述开口中且与所述可变电阻层连接；以及 导电层，配置于所述第二电极上。
8.如权利要求7所述的电阻式存储器，其中所述掩膜层包括氧化物层、氮化物层、氮氧化物层、由氧化物层与氮化物层组成的复合层或由氧化物层与氮氧化物层组成的复合层。
9.如权利要求7所述的电阻式存储器，其中所述第一电极包括氮化钽层、氮化钽铝层、氮化钛层、氮化钛铝层或由钛层与氮化钛层组成的复合层。
10.如权利要求7所述的电阻式存储器，其中所述第二电极包括氮化钽层、氮化钽铝层、氮化钛层、氮化钛铝层或由钛层与氮化钛层组成的复合层。
11.如权利要求7所述的电阻式存储器，其中所述可变电阻层的材料包括金属氧化物材料。
12.如权利要求7所述的电阻式存储器，更包括覆盖层，所述覆盖层配置于所述基底上且覆盖所述第一电极、所述可变电阻层与所述掩膜层。
13.如权利要求7所述的电阻式存储器，其中所述基底中配置有接触窗，且所述接触窗与所述第一电极连接。
【文档编号】H01L45/00GK104465986SQ201310424207
【公开日】2015年3月25日 申请日期:2013年9月17日 优先权日:2013年9月17日
【发明者】沈鼎瀛, 林孟弘, 吴伯伦, 李彦德, 江明崇 申请人:华邦电子股份有限公司