一种侦测图形底部光刻胶残留的缺陷检测方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种侦测图形底部光刻胶残留的缺陷检测方法。
【背景技术】
[0002]一颗芯片的制作工艺往往包含几百步的工序，主要的工艺模块可以分为光刻、刻蚀、离子注入、薄膜生长和清洗等几大部分，在实际的生产过程中任何环节的微小错误都将导致整个芯片最终电学性能的失效。
[0003]随着器件关键尺寸的不断缩小，其对工艺控制的要求就越来越严格，所以在生产过程中为能及时的发现和解决问题都配置有光学和电子的缺陷检测设备对产品进行在线的检测。
[0004]不管是光学和电子的缺陷检测，其工作的基本原理都是通过设备获得几个芯片的信号，然后再进行数据的比对，如图1表示为相邻的3个芯片，通过对3个芯片的图形数据进行同时采集，然后通过B芯片和A芯片的比较得出有信号差异的位置如图2所示，再通过B芯片和C芯片的比较得出有信号差异的位置如图3所示，那么这两个对比结果中差异信的相同位置就是B芯片上侦测到的缺陷的位置，如图4表示的是在水平方向的相邻芯片的比较，图5表示的是在垂直方向的相邻芯片的比对。随着芯片集成功能的不断提升，芯片上图形复杂程度也随之增加，这都需要通过光刻工艺技术的发展来满足大规模生产的要求。另一方面，这样也给光刻工艺本身带来巨大的技术挑战，如图6所示的在衬底晶圆10上的光刻胶图形20的侧面底部的残留物30对于光刻工艺本身来讲是一种常见的需要不断改善的主要缺陷，而且通过后续的刻蚀工艺对芯片的图形造成永久性的影响。
[0005]但是，目前的缺陷侦测技术对于这种类型的缺陷捕获率是非常低的，这也给工艺本身的改善带来很大的难度。
【发明内容】
[0006]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够侦测图形底部光刻胶残留的缺陷检测方法。
[0007]为了实现上述技术目的，根据本发明，提供了一种侦测图形底部光刻胶残留的缺陷检测方法，包括:首先，在晶圆衬底上生长第一硬掩膜层和第二硬掩膜层；随后，执行刻蚀处理，其中在刻蚀过程中光刻胶对于顶层的第一硬掩膜层的刻蚀选择比大于第一比例，第一硬掩膜层对于第二硬掩膜层的刻蚀选择比大于第二比例，第二硬掩膜层对于衬底晶圆的刻蚀选择比也大于第三比例；然后，再在晶圆上涂上光刻胶并进行曝光，其中晶圆上设计有不同图形间距区域；最后，执行光刻和刻蚀处理，并根据缺陷在不同图形间距区域的数量和/或分布来确定光刻工艺的能力。
[0008]优选地，第一比例、第二比例和第三比例均小于I。
[0009]优选地，第一比例为1:5。
[0010]优选地，第一比例为1:10。
[0011]优选地，第二比例为1:5。
[0012]优选地，第二比例为1:10。
[0013]优选地，第三比例为1:5。
[0014]优选地，第三比例为1:10。
[0015]优选地，不同图形间距区域的面积相等。
[0016]利用本发明的方法，可以对光刻工艺中图形侧面底部的微小残留物进行高灵敏度的检测，并通过晶圆上的缺陷在不同图形尺寸区域的分布和缺陷数量来确定工艺的窗口。
【附图说明】
[0017]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0018]图1表示相邻的3个芯片组。
[0019]图2表示B芯片和A芯片的数据比较图。
[0020]图3表示B芯片和C芯片的数据比较图。
[0021]图4表示水平方向缺陷检测的示意图。
[0022]图5表示垂直方向缺陷检测的示意图。
[0023]图6表示光刻胶图形侧面底部的残留物示意图。
[0024]图7表示晶圆上多层硬掩膜层膜结构示意图。
[0025]图8表示晶圆上图形之间距离分布示意图。
[0026]图9表示光刻胶在硬掩膜层上形成微小残留缺陷示意图。
[0027]图10表示多层硬掩膜层下曝光刻蚀形成的残留物示意图。
[0028]图11表示缺陷在不同图形间距区域的数量分布。
[0029]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0030]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0031]根据侦测图形底部光刻胶残留的缺陷检测方法包括:
[0032]首先在晶圆衬底10上生长第一硬掩膜层40和第二硬掩膜层50，如图8所示；在其它实施例中，除了第一硬掩膜层40和第二硬掩膜层50之外，还可以包含其它第一硬掩膜层O
[0033]执行刻蚀处理，其中在刻蚀过程中光刻胶对于顶层的第一硬掩膜层40的刻蚀选择比大于第一比例(优选地，第一比例为1:5 ;进一步优选地，第一比例为1:10)，第一硬掩膜层40对于第二硬掩膜层50的刻蚀选择比大于第二比例(优选地，第二比例为1:5 ;进一步优选地，第二比例为1:10)，第二硬掩膜层50对于衬底晶圆的刻蚀选择比也大于第三比例(优选地，第三比例为1:5 ;进一步优选地，第三比例为1:10);可以看出，第一比例、第二比例和第三比例均小于I。
[0034]然后，再在晶圆上涂上光刻胶并进行曝光，其中晶圆上设计不同图形间距区域，例如如图8所示的基准间距区域11、第一差值间距区域12、第二差值间距区域13和第三差值间距区域14 ;优选地，不同图形间距区域例如按照等面积的原则进行设计，即不同图形间距区域的面积相等。
[0035]执行光刻和刻蚀处理，并根据缺陷在不同图形间距区域的数量和/或分布来确定光刻工艺的能力。
[0036]具体地，当光刻胶图形20侧面底部存在未去除干净的光刻胶残留物30时(如图9所示)，那么在刻蚀的工艺过程中光刻胶残留物30的形状对通孔刻蚀传导到顶层第一硬掩膜层40，再通过逐级的刻蚀传导到晶圆上面，由于每层薄膜之间都有很大的刻蚀选择比，所以光刻胶图形侧面底部的残留物会被逐级放大最终定型在晶圆上，其放大的比例理想状态下为各级刻蚀选择比相乘，如上面提到的选择比结构放大比例可达1000。图10表示为经过本发明的薄膜结构最终在晶圆的留下的缺陷图形60，然后再通过正常的缺陷检测就可以很容易地发现晶圆的缺陷分布，并通过比较晶圆上不同区域缺陷数量的比较得出光刻工艺对于此类缺陷的工艺能力。
[0037]例如，如图11所示，此结果表明缺陷数量随着图形间距的缩小而变多，而且在正常的图形尺寸区域也有缺陷的存在，说明光刻工艺对此缺陷的工艺窗口不足。
[0038]利用本发明的方法，可以对光刻工艺中图形侧面底部的微小残留物进行高灵敏度的检测，并通过晶圆上的缺陷在不同图形尺寸区域的分布和缺陷数量来确定工艺的窗口。
[0039]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0040]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种侦测图形底部光刻胶残留的缺陷检测方法，其特征在于包括: 首先，在晶圆衬底上生长第一硬掩膜层和第二硬掩膜层； 随后，执行刻蚀处理，其中在刻蚀过程中光刻胶对于顶层的第一硬掩膜层的刻蚀选择比大于第一比例，第一硬掩膜层对于第二硬掩膜层的刻蚀选择比大于第二比例，第二硬掩膜层对于衬底晶圆的刻蚀选择比也大于第三比例； 然后，再在晶圆上涂上光刻胶并进行曝光，其中晶圆上设计有不同图形间距区域； 最后，执行光刻和刻蚀处理，并根据缺陷在不同图形间距区域的数量和/或分布来确定光刻工艺的能力。
2.根据权利要求1所述的缺陷检测方法，其特征在于，第一比例、第二比例和第三比例均小于I。
3.根据权利要求1或2所述的缺陷检测方法，其特征在于，第一比例为1:5。
4.根据权利要求1或2所述的缺陷检测方法，其特征在于，第一比例为1:10。
5.根据权利要求1或2所述的缺陷检测方法，其特征在于，第二比例为1:5。
6.根据权利要求1或2所述的缺陷检测方法，其特征在于，第二比例为1:10。
7.根据权利要求1或2所述的缺陷检测方法，其特征在于，第三比例为1:5。
8.根据权利要求1或2所述的缺陷检测方法，其特征在于，第三比例为1:10。
9.根据权利要求1或2所述的缺陷检测方法，其特征在于，不同图形间距区域的面积相等。
【专利摘要】本发明提供了一种侦测图形底部光刻胶残留的缺陷检测方法，包括：首先，在晶圆衬底上生长第一硬掩膜层和第二硬掩膜层；随后，执行刻蚀处理，其中在刻蚀过程中光刻胶对于顶层的第一硬掩膜层的刻蚀选择比大于第一比例，第一硬掩膜层对于第二硬掩膜层的刻蚀选择比大于第二比例，第二硬掩膜层对于衬底晶圆的刻蚀选择比也大于第三比例；然后，再在晶圆上涂上光刻胶并进行曝光，其中晶圆上设计有不同图形间距区域；最后，执行光刻和刻蚀处理，并根据缺陷在不同图形间距区域的数量和/或分布来确定光刻工艺的能力。
【IPC分类】H01L21-66
【公开号】CN104716066
【申请号】CN201510126604
【发明人】倪棋梁, 陈宏璘, 龙吟
【申请人】上海华力微电子有限公司
【公开日】2015年6月17日
【申请日】2015年3月20日