共享扩散标准单元架构的制作方法
【技术领域】
[0001 ] 本公开一般涉及标准单元架构。更具体而言，本公开涉及共享扩散标准单元架构。
【背景技术】
[0002]在标准单元架构中，氧化物限定(OD)(例如，扩散)区域被包含在单元区域内。也即，扩散区域在单元内并且不延伸超出(或者甚至不接近)单元边缘。与扩散区域相关联的有效器件也位于单元边界内。通常，在扩散区域边缘处的器件显现出性能降级。例如，用20纳米工艺技术制造的器件可能会有30%的性能降级。该降级可能源自于在扩散边缘处减少的硅锗(SiGe)沉积。减少的硅锗导致器件沟道区上较小的应力。由此，常规的单元布局已避免把有效器件放置在扩散区域边缘处。
[0003]纯氧化物(PO)的虚设域(du_y fields)可以在单元边缘处。这些虚设域可以被称作虚设栅极。虚设栅极(PO)与扩散区域不相关联。因为虚设栅极与扩散区域不相关联，所以虚设栅极不是有效器件的部分。因此，不在单元边缘上提供有效器件。
[0004]图1示出常规的标准单元架构100。常规的单元100包括扩散区域102、(例如，金属)导线104、多晶硅栅极106、虚设栅极108和单元边界110。在常规的单元100中，虚设栅极108因其不与扩散区域102交迭故而不是有效器件。
[0005]概述
[0006]根据一方面，提出了一种半导体标准单元。该单元包括跨该单元延伸并且还延伸到该单元外的N型扩散区域，以及跨该单元延伸并且还延伸到该单元外的P型扩散区域。该单元还包括在每个扩散区域之上的多晶线，以创建半导体器件。该单元进一步包括虚设多晶线对，每一条虚设多晶线布置在该N型扩散区域和P型扩散区域之上以创建虚设器件对。该对虚设多晶线布置在该单元的相对的边缘处。该单元还具有导线，该导线被配置成将这些虚设器件中的一个虚设器件耦合到供电，从而禁用该虚设器件。
[0007]根据另一方面，提出了一种半导体单元制造方法。该方法包括制造跨该单元延伸并且还延伸到该单元外的N型扩散区域，以及制造跨该单元延伸并且还延伸到该单元外的P型扩散区域。该方法还包括制造在每个扩散区域之上的多晶线，以创建半导体器件。该方法进一步包括制造虚设多晶线对，每一条虚设多晶线布置在该N型扩散区域和P型扩散区域之上，以创建虚设器件对。该对虚设多晶线布置在该单元的相对的边缘处。该方法再进一步还包括制造导线，该导线被配置成将这些虚设器件中的一个虚设器件耦合到供电以禁用该虚设器件。
[0008]根据又一方面，提出了一种半导体标准单元。该单元包括跨该单元延伸并且还延伸到该单元外的P型扩散区域，以及跨该单元延伸并且还延伸到该单元外的N型扩散区域。该单元还包括在每个扩散区域之上的导电栅极，以创建半导体器件。该单元进一步包括虚设栅极对，每个虚设栅极布置在该N型扩散区域和P型扩散区域之上，以创建虚设栅极对。该对虚设栅极布置在该单元的相对的边缘处。该单元还具有导电装置，该导电装置用于将这些虚设栅极中的至少一个虚设栅极耦合到供电以禁用该至少一个虚设器件。
[0009]这已较宽泛地勾勒出本公开的特征和技术优势以力图使下面的详细描述可以被更好地理解。本公开的其他特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
[0010]附图简要说明
[0011]本公开的特征、本质和优点将因以下结合附图阐述的具体描述而变得更加明显。
[0012]图1示出现有技术的标准单元架构。
[0013]图2和3示出根据本公开各方面的标准单元架构。
[0014]图4A-4B示出根据本公开各方面的标准单元放置。
[0015]图4C示出根据本公开各方面的不准许的标准单元放置。
[0016]图5示出根据本公开一方面的用于制造标准单元架构的方法的框图。
[0017]图6示出其中可有利地采用本公开的配置的示例性无线通信系统。
[0018]图7是示出根据本公开一方面的用于半导体组件的电路、布局以及逻辑设计的设计工作站的框图。
[0019]详细描述
[0020]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将明显的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免煙没此类概念。
[0021]期望提供改善了性能但没有额外电流泄漏的标准单元架构。提议了通过使扩散区域延伸超出单元边界来改善性能的标准单元库架构。有效器件在单元边缘下方延伸的扩散改善了器件的迀移率而不会成比例地增加泄漏。此外，作为改善的迀移率的结果，所提议的架构改善了单元切换。应当注意，一旦在单元边缘上的多晶硅栅极(也被称作多晶线)下方提供扩散区域，单元边缘上的多晶线就可以形成有效器件。根据本公开各方面，潜在有效器件被停用，从而创建虚设器件。
[0022]图2示出根据本公开一方面的标准单元架构。如图2所示，单元200包括扩散区域202、输出接头(tab) 204、多晶线栅极206、经结扎(tie-off)的虚设栅极208、未结扎的虚设栅极218、单元边界210、多晶线切割掩模212、以及栅极结扎(导线)214。栅极结扎214与经结扎的虚设栅极208以及限定在多晶线栅极206与经结扎的虚设栅极208之间的那部分扩散区域202两者接触。经结扎的虚设栅极208和上(P型)扩散区域202的交叉形成第一虚设器件，而经结扎的虚设栅极208和下(η型)扩散区域202的交叉形成第二虚设器件。单元200可以被称作一指单元并且通常在单元200 —侧上具有供电源。
[0023]如图2所示，扩散区域202延伸超出单元边界(边缘)210并且可潜在地与虚设栅极208和218形成有效器件。此外，虚设栅极208和218被界定在单元边界210上，从而使每个虚设栅极208和218延伸超出单元边界210。因为每个虚设栅极208和218延伸超出单元边界210，因此可以与邻接该单元200的另一单元共享每个虚设栅极208和218 (在图4A中可以更好地看出，以下讨论)。
[0024]在单元200的一侧上提供电源(PWR)和接地源(GND)。由此，在该侧上的虚设栅极208可以用栅极结扎(导线)214来结扎(例如，截止/停用)。更具体而言，虚设栅极208用一条结扎线214耦合至电源(PWR)并且用另一条结扎线214耦合至接地(GND)。因为多晶线切割掩模212把该单元(包括虚设栅极208)分成PMOS区和NMOS区，因此虚设栅极208耦合至电源(PWR)和接地(GND) 二者。例如，上扩散区域202可以是P型扩散区域而下扩散区域202可以是N型扩散区域。由此，通过把其中一条栅极结扎线214连结至接地(GND)并且把其中另一条栅极结扎线214连接至电源(PWR)来使经结扎的虚设栅极208的PMOS和NMOS部分(即，经切割的虚设多晶线)截止。应当注意，多晶线栅极206还耦合至信号线。如上所讨论的，在一指单元架构中(诸如单元200)，因为电源仅在该单元的一侧上可用，因此栅极结扎214被放置在该单元的一个边缘上。例如，如图2所示，栅极结扎214放置在单元200的左边缘上。仅有一个经结扎的虚设栅极的单元架构还可被称作不对称架构。
[0025]如果任何虚设栅极都是有效的，则标准单元可能不能正常地起作用。由此，单元的放置被限制，从而使所有虚设栅极被禁用，如图4A所示。也即，在一指单元(诸如图2的单元200)中，可以通过使单元200与另一单元400的经结扎的虚设栅极416邻接来使在右边缘上的未结扎的虚设栅极218截止。具体而言，毗邻单元400的经结扎的虚设栅极416邻接单元200的未结扎的虚设栅极218，并且因此未结扎的虚设栅极218由栅极结扎414截止。
[0026]因为两个不对称单元200和400彼此毗邻地放置，所以第一不对称