具有成分坡度变化的半导体沟道的非平面ⅲ-n晶体管的制作方法
【技术领域】
[0001] 本发明的实施例总体上设及微电子器件和制造，并且更具体地设及III族-N晶体 管架构。
【背景技术】
[0002] 移动计算（例如，智能电话和平板电脑）市场受益于较小的部件形状因子和较低 的功耗。因为用于智能电话和平板电脑的当前平台解决方案依赖于安装到电路板上的多个 封装集成电路（1C)，因此限制了进一步缩放到更小且功率效率更高的形状因子。例如，除了 单独的逻辑处理器1C之外，智能电话将包括单独的功率管理1C(PMIC)、射频1C(RFIC)和 WiFi/藍牙/GPS1C。片上系统（SoC)架构提供缩放的优点，该是板级部件集成无法比拟的。 尽管逻辑处理器1C可能自身被视为集成有存储器和逻辑功能的片上系统（SoC)，但是用于 移动计算平台的更广泛的SoC解决方案仍然让人难W理解，因为PMIC和RFIC在高电压、高 功率和高频率中的两个或更多下进行操作。
[0003] 该样一来，常规移动计算平台通常利用不兼容的晶体管技术，该是针对由PMIC和 RFIC执行的不同功能而定制的。例如，PMIC中通常采用横向扩散娃M0S(LDM0巧技术来管 理电压转换和功率分配（包括升压和/或降压转换的电池电压调节等）。RFIC中通常利用 诸如GaAs异质结双极晶体管（皿T)的III-V族化合物半导体来在G化载波频率下产生足 够的功率放大。实施CMOS技术的常规娃场效应晶体管则需要用于移动计算平台内的逻辑 和控制功能的第=种晶体管技术。除了在移动计算平台中的各种1C之间不兼容的基础半 导体材料之外，用于PMIC中的DC到DC转换开关的晶体管设计通常与用于RFIC中的高频 功率放大器的晶体管设计不兼容。例如，娃的相对低的击穿电压要求DC到DC转换器开关 中的源极到漏极的分开比功率放大器晶体管可允许的大得多，功率放大器晶体管根据载波 频率而需要超过20GHz、最高可达500GHz的Ft(例如，WPAN为60GHz并且因此晶体管需要 比60GHz大很多倍的Ft)。该种不同晶体管级设计要求使得各种晶体管设计的制造工艺各 不相同并且难W集成到单一工艺中。
[0004] 因此，尽管用于集成PMIC和RFIC功能的移动计算空间的SoC解决方案对于改善 可缩放性、降低成本和提高平台功率效率具有吸引力，但SoC解决方案的一个障碍是缺乏 具有足够的速度（即，足够高的增益截止频率Ft)和足够高的击穿电压炬V)的可缩放晶体 管技术。
[000引III族-氮化物（III-N)器件为PMIC和RFIC功能与CMOS的集成提供了有希望的 途径，因为可W获得高BV和Ft。然而，迄今为止，III-N晶体管采用2D电子气（2DEG)或表 层电荷作为运输通道。该2D表层电荷形成在由诸如A1N的具有较大自发和压电极化的膜 在例如GaN上的外延沉积而形成的睹峭异质界面处。由于极化场具有高度方向性，所W2D 表层电荷仅形成在异质界面处的顶部（0001)纤锋矿晶体平面中。该种基于材料的不对称 性为实施多栅极晶体管架构提出了问题，所述多栅极晶体管架构例如是业界领导者现今在 娃中实践的双栅极和S栅极设计。该样一来，III-N晶体管的占用面积可能不利地会较大， 并且遭受各种性能限制，类似于激发到非平面娃器件（例如，短沟道效应）的过渡的那些限 制。
【附图说明】
[0006] 通过说明而非限制的方式示出了本发明的实施例，并且在结合附图参考W下具体 实施方式时，可W更充分地理解本发明的实施例，在附图中：
[0007] 图1A是根据实施例的用于非平面III族-N晶体管的GaN晶体取向的等距图；
[000引图1B、1C和1D是根据实施例的与在截面中示出并且具有图1A中所示的晶体取向 的成分坡度变化的III-N半导体沟道的区域相对应的合金含量的曲线图；
[0009] 图1E是根据实施例的用于非平面III族-N晶体管的GaN晶体取向的等距图；
[0010] 图1F是根据实施例的与在截面中示出并且具有图1E中所示的晶体取向的成分坡 度变化的III-N半导体沟道的区域相对应的合金含量的曲线图；
[0011] 图2A描绘了根据本发明的实施例的穿过S栅极非平面III-N晶体管的沟道区的截 面；
[0012] 图2B描绘了根据本发明的实施例的图2A中所示的沟道区内的模型化电荷；
[0013] 图2C描绘了根据本发明的实施例的穿过栅极全包围非平面III-N晶体管的沟道区 的截面；
[0014] 图2D描绘了根据本发明的实施例的图2C中所示的沟道区内的模型化电荷；
[0015] 图3是根据实施例的示出制造非平面高电压晶体管的方法的流程图；
[0016] 图4A、4B、4C和4D是根据图3中所示的方法的实施例制造的非平面高电压纳米线 晶体管的等距图；
[0017] 图5是根据本发明的实施例的移动计算平台的SoC实施方式的功能框图；W及
[0018] 图6是根据本发明的一种实施方式的计算设备的功能框图。
【具体实施方式】
[0019] 在W下描述中，阐述了许多细节，然而，对于本领域技术人员而言显而易见的是， 在没有该些具体细节的情况下也可W实践本发明。在一些实例中，公知的方法和设备W框 图的形式而不是W细节的形式示出，W避免使本发明难W理解。在整个说明书中，对"实施 例"的引用表示结合实施例所描述的特定特征、结构、功能或特性包括在本发明的至少一个 实施例中。因此，在整个说明书中的各处出现的短语"在实施例中"不一定指代本发明的同 一个实施例。此外，特定特征、结构、功能或特性可W采用任何适合的方式组合在一个或多 个实施例中。例如，第一实施例可W与第二实施例组合，只要该两个实施例在结构或功能上 彼此不互斥。
[0020] 术语"禪合"和"连接"及其衍生词在本文中可W用于描述部件之间的结构关系。 应该理解，该些术语并不是要作为彼此的同义词。相反，在特定实施例中，"连接"可W用于 指示两个或更多元件彼此直接物理接触或电接触。"禪合"可W用于指示两个或更多元件彼 此直接或间接地（其间具有其它中间元件）物理接触或电接触，和/或指示两个或更多元 件彼此配合或相互作用（例如，如在因果关系中）。
[0021] 本文中使用的术语"在…之上"、"在…之下"、"在….之间"和"在…上"指代一个 材料层相对于其它层的相对位置。像该样，例如，设置在一个层之上或之下的另一个层可w与该层直接接触，或可W具有一个或多个中间层。此外，设置在两个层之间的一个层可W与 该两个层直接接触，或可W具有一个或多个中间层。相比之下，第二层"上"的第一层与该 第二层直接接触。
[0022] 本文中描述的是具有III-N半导体沟道的非平面III-N晶体管的实施例，该III-N半 导体沟道W在III-N半导体沟道内形成3维电子气（3DEG)的方式发生成分坡度变化。在实 践中，本文中描述的非平面III-N晶体管架构针对给定驱动电流有利地提供低非本征电阻 和/或减小衬底表面面积。在实施例中，坡度变化的III-N半导体沟道具有多个带有栅极的 (gated)表面，使得能够减少短沟道效应并且实现较高的漏极击穿电压炬V孤）。
[002引在实施例中，本文中描述的高电子迁移率FET用于将RFIC与PMIC集成W实现高 电压和/或高功率电路的SoC解决方案中。利用本文中描述的晶体管结构，SoC解决方案 可W为产品提供移动计算平台所需的特定电流和功率要求。快速开关高电压晶体管能够应 对高输入电压摆动并且在RF频率下提供高功率附加效率。在实施例中，本文中描述的III-N 晶体管架构与诸如平面和非平面娃CMOS晶体管技术之类的IV族晶体管架构单片集成。在 特定实施例中，本文中描述的III-N晶体管用于将高功率无线数据传输和/或高电压功率管 理功能与低功率C0MS逻辑数据处理集成的SoC架构中。适合于宽带无线数据传输应用的 高频率操作是可能的，而使用大带隙III-N材料还提供了具有用于无线数据传输应用的足 够的RF的高BV的产生。高F^Fm。济高电压能力的该种组合还使本文中描述的III-NFET 架构能够用于利用减小尺寸的电感元件的DC到DC转换器中的高速开关应用。由于功率放 大和DC到DC开关应用都是智能电话、平板电脑和其它移动平台中的关键功能块，所W本文 中描述的结构可W用在用于该种设备的SoC解决方案中。作为一个示例，在PMIC的DC到 DC开关电路中采用第一III-NFET并且在RFIC的放大器电路中采用第二III-NFET。
[0024] 在实施例中，III-N阳T的III-N半导体沟道包括III-NS元或四元成分坡度变化 的合金。在一个；元实施例中，III-N半导体沟道包括氮化铜嫁（In脚1_,脚，其中X沿半导 体沟道的纤锋矿晶体C轴变化。在另一个S元实施例中，III-N半导体沟道包括氮化侣嫁 (A1脚1_,脚，其中X沿半导体沟道的C轴变化。在四元实施例中，铜和侣作为In,AlyGai_,_yN 合金而存在，并且X和/或y沿半导体沟道的C轴变化。图1A是根据实施例的用于非平面 III族-N晶体管的GaN晶体取向的等距图。图1B是具有图1A所不的晶体取向的基于InGaN 的成分坡度变化的III-N半导体沟道的截面图。还描绘了对应于III-N