用于保形氮化铝的高增长速率的工艺的制作方法
【技术领域】
[0001] 本发明涉及半导体处理领域，具体涉及处理半导体衬底的方法和装置。
【背景技术】
[0002] 半导体器件的各种薄膜层可利用原子层沉积（ALD)工艺沉积。但是，现有的ALD 工艺可能不适合用于高度保形的电介质膜沉积。例如，许多现有的ALD工艺不能同时提供 高产率（快速沉积）和高保形性。
【发明内容】
[0003] 本发明提供了在半导体衬底上沉积保形氮化铝和例如其它金属氮化物和金属氧 化物等其它材料的方法。
[0004] -方面涉及一种在反应室中处理具有特征的半导体衬底的方法。该方法包括： (a)将衬底暴露于含铝前体持续足以使其基本上吸附到所述衬底的表面上的时间；(b)从 所述反应室清扫所述含铝前体持续不足以从气相基本上去除所有的所述含铝前体的时间； (C)将衬底暴露于含氮前体持续足以驱动热介导的反应以在所述衬底的表面上形成氮化铝 层的时间，使得所述氮化铝层对于所述衬底基本上是保形的并具有约丨.5A或更大的厚度； (d)从所述反应室清扫气相中的所述含氮前体；以及（e)重复（a)至（d)。在一些实施方式 中，在（a)至（d)的循环期间沉积的氮化铝的量为至少约2A。在一些实施方式中，在（a) 至（d)的循环期间沉积的氮化铝的量为至少约5A。在一些实施方式中，所述氮化铝层具 有至少约80%的台阶覆盖率。在多种实施方式中，在介于约250°C和约450°C之间的工艺温 度下处理所述衬底。可以在介于约0. 01乇至约10乇之间的压强下处理所述衬底。
[0005] 在许多实施方式中，所述含铝前体是三甲基铝（TMA)。在许多实施方式中，所述含 氮前体是氨（NH3)。在一些实施方式中，使氮气（N2)流动以清扫所述含铝前体，并使氮气 (N2)流动以清扫所述含氮前体。在许多实施方式中，所述含铝前体被清扫持续约2秒。在 许多实施方式中，衬底暴露于所述含铝前体持续约7. 5秒至约30秒。在多种实施方式中， 所述衬底暴露于所述含铝前体的时间比清扫所述含铝前体的时间的比率介于约3. 75:1至 约15:1之间。
[0006] 在一些实施方式中，所述衬底的所述特征具有至少约2:1的深宽比。在一些实施 方式中，所述衬底的所述特征具有小于约IOOnm的开口。在多种实施方式中，处理显示实质 上无图案加载。
[0007] 另一方面涉及一种用于在衬底表面上沉积膜的装置，该装置包括：反应室，其包括 用于保持所述衬底的基座；用于耦合到真空的至少一个出口；耦合到两个或更多个前体源 的一个或多个工艺气体入口；和控制器，其用于控制所述装置中的操作。所述控制器包括 用于下述操作的机器可读指令：(a)将第一前体引入所述反应室持续足以使所述第一前体 基本上吸附到所述衬底的所述表面上的时间；(b)清扫所述反应室持续不足以从气相基本 上去除所有的所述第一前体的时间；（C)将第二前体引入所述反应室持续足以在所述衬底 表面上形成层的时间，使得所述层对于所述衬底基本上是保形的并具有约1.5人或更大的 厚度；（d)清扫所述反应室持续足以从气相去除所述第二前体的时间；以及（e)重复（a)至
[0008] 在一些实施方式中，所述控制器还包括用于执行（a)持续的时间比用于执行（b) 持续的时间长约3. 75至约15倍的指令。在多种实施方式中，用于引入所述第一前体的指 令包括将所述第一前体从所述第一前体的贮存器的顶部空间抽吸到所述室。在一些实施方 式中，用于引入所述第一前体的指令还包括使带有所述第一前体的载气在对所述顶部空间 的所述第一前体的抽吸的下游以及在所述反应室的上游流动。
[0009] 这些方面以及其它方面在下面参照附图进一步描述。
【附图说明】
[0010] 图1是根据所公开的实施方式的沉积氮化铝的方法的工艺流程图。
[0011] 图2是根据所公开的实施方式的脉冲的时序图。
[0012] 图3A和图3B是用于实施各种实施方式的室的实施例的示意图。
[0013] 图4是用于实施各种实施方式的装置的实施例的示意图。
[0014] 图5、图6A、图6B、和图7是根据所公开的实施方式的实验示出的所沉积的膜的图 像。
【具体实施方式】
[0015] 在以下描述中，阐述了许多具体细节以便提供对提出的实施方式的透彻理解。所 公开的实施方式可以在没有这些具体细节的一些或所有的情况下实施。在其它情况下，未 详细描述公知的方法操作以便不会不必要地模糊所公开的实施方式。尽管将会结合具体实 施方式描述所公开的实施方式，但是应当理解，这些实施方式并不旨在限制所公开的实施 方式。
[0016] 半导体器件的制造通常涉及在集成制造工艺中的非平坦结构上沉积一个或多个 薄膜。在集成工艺中的一些方面，沉积与衬底形貌一致的薄膜会是有用的。例如，一些前道 工艺可能涉及保形膜的沉积。示例性的衬底可以包括具有深宽比为至少约2:1、或至少约 4:1、或至少约6:1、或至少约10:1的特征的衬底。用于前道工艺的保形膜的实例包括硬掩 模、蚀刻停止和封装层。使用这种膜制造的前道结构包括晶体管（例如，鳍式场效应晶体 管）和含金属的存储器设备。
[0017] 原子层沉积（ALD)工艺使用表面介导的沉积反应以逐层地沉积膜。在ALD工艺的 一个实施例中，包括表面活性位点群的衬底表面暴露于气相分布的一定剂量的第一前体。 该第一前体的一些分子可以在衬底表面上形成凝结相，包括第一前体的化学吸附物质和/ 或物理吸附的分子。然后将反应器抽空以除去气相的第一前体，以便仅仅被吸附物质保留。 第二前体可以随后被引入到反应器中，使得这些分子中的一些吸附到衬底表面。反应器然 后可以再次抽空以除去未被结合的第二前体分子。热能可激活第一前体和第二前体之间的 表面反应以形成膜层。在一些工艺中，第二前体与被吸附的第一前体立即反应。在其它实 施方式中，第二前体仅在暂时使用激活源后板应。额外的ALD循环可以被用于构建膜厚 度。
[0018] 传统的ALD工艺（如上文描述的那一种）形成高度保形的膜。膜的保形性往往是 通过台阶覆盖率来度量。台阶覆盖率可以通过比较在特征的底部、侧壁、或顶部上的所沉积 的膜的平均厚度与在特征的底部、侧壁、或顶部上的所沉积的膜的平均厚度来计算。例如， 可以通过将侧壁上的所沉积的膜的平均厚度除以在特征的顶部所沉积的膜的平均厚度并 乘以100以获得百分数来计算台阶覆盖率。传统的ALD工艺可以沉积具有接近100%的台 阶覆盖率的膜。
[0019] 然而，尽管所沉积的膜是高度保形的，但常规的ALD工艺具有低的沉积增长速率， 诸如，例如，每个循环沉积的氮化铝介于约0.7A和I.OA之间，或每个循环沉积的氮化铝不 到一个单层。较低的增长速率导致了较低的生产效率，从而导致较低的产率。
[0020] 使用化学气相沉积（CVD)和物理气相沉积（PVD)观察到较高的沉积增长速率。然 而，在这些工艺中，沉积的膜具有低的保形性，台阶覆盖率介于约50%至约70%之间。这 样，现有的工艺不能沉积同时具有高增长速率和高保形性的保形膜。
[0021] 本发明提供了以高的增长速率沉积高度保形薄膜的方法。所述方法涉及结合类CVD反应（CVD-likereactions)与ALD表面反应的改性的ALD法。类CVD条件因没有显著 的保形性损失而被提倡。所述方法可以涉及低的清扫比投配（purgetodose)的比率，所 沉积的膜的形成很大程度上通过热介导的反应而不是通过等离子体激活的反应来驱动。与 常规的ALD法相比，所沉积的膜会表现出高约4至约7倍的高增长速率，从而提高了产率并 降低了处理衬底的成本。所述方法还表现出高度保形的沉积膜，台阶覆盖率显著大于70%， 例如约100%。
[0022] 可以执行这些方法以沉积适合用作保形硬掩模、蚀刻停止膜、封装膜、或一个或多 个堆栈（例如栅极）层、存储器堆栈（例如，磁性RAM堆栈）、或其它合适的半导体器件结构 的膜。在一些情况下，所沉积的膜封装包括栅电极和/或栅极电介质的栅极结构。在一些 实施方式中，所沉积的膜封装磁性存储器堆栈。所公开的方法可以在具有如通孔或接触孔 之类的"特征"的衬底上进行，该特征可以表征为一个或多个狭窄的和/或内凹的开口、特 征内的收缩部和高深宽比。特征的一个例子是在半导体衬底中或者该衬底上的层中的孔或 通孔。另一个例子是在衬底或层中的沟槽。衬底可以是硅晶片，例如，200mm的晶片、300mm 的晶片、或450mm的晶片，包括上面沉积具有一个或多个材料层的晶片，该材料如电介质材 料、导电材料或半导电材料。特征可以在这些层中的一层或多层中形成。在一些实施方式 中，特征可以具有至少约2:1、至少约4:1、至少约6:1、至少约10:1、或更高的深宽比。特征 也可具有在开口附近的这样的尺寸，即例如开口直径或线宽度介于约IOnm至500nm之间 (例如介于约25nm与约300nm之间）。所公开的方法可以在具有小于约150