半导体器件的制造方法
【技术领域】
[0001]本发明的实施方式涉及半导体器件的制造方法。
【背景技术】
[0002]作为半导体器件的一种，已知有具有三维结构的NAND型闪存装置。在具有三维结构的NAND型闪存装置的制造中，进行如下步骤，S卩，对通过交替设置有介电常数不同的两个层而构成的多层膜进行蚀刻，在该多层膜形成深孔。下述的专利文献I记载有这样的蚀刻。
[0003]具体而言，专利文献I中记载有通过对在多层膜上具有非晶硅制的掩模的被处理体实施暴露在包含CH2F2气体、N2气体和NF3的处理气体的等离子体中的主蚀刻步骤和暴露在包含CH2F2气体、NF 3、CH3F和CH4的处理气体的等离子体中的过蚀刻步骤，来对该多层膜形成蚀刻的技术。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:美国专利申请公开第2013/0059450号说明书
【发明内容】
[0007]发明想要解决的技术问题
[0008]但是，在所述那样的多层膜的蚀刻中，优选蚀刻速度为高速。另一方面，存在为了保护配置在多层膜的下方的配线等而在多层膜的下层设置蚀刻停止层的情况。即使在设置有这样的蚀刻停止层的多层膜中也期望提高蚀刻速度，例如在添加有助于提高蚀刻速度的蚀刻气体对该多层膜进行了蚀刻的情况下，有可能较大地削减到蚀刻停止层。
[0009]因而，在本技术领域中，要求高速且选择性地蚀刻多层膜的方法。
[0010]用于解决技术问题的技术方案
[0011]本发明的一个方式提供一种半导体器件的制造方法，对设置于蚀刻停止层上的且包括具有相互不同的介电常数的交替地层叠的第一膜和第二膜的多层膜，在等离子体处理装置的处理容器内隔着掩模进行蚀刻。该方法包括以下步骤:(a)将包含氢、溴化氢和三氟化氮并且包含烃、碳氟化合物和氟代烃中至少任一者的第一气体供给到处理容器内，使该第一气体激发，对多层膜从该多层膜的表面至层叠方向的中途位置进行蚀刻的步骤；和(b)将实质上不包含溴化氢而包含氢和三氟化氮并且包含烃、碳氟化合物和氟代烃中至少任一者的第二气体供给到处理容器内，使该第二气体激发，对多层膜从该多层膜的中途位置至蚀刻停止层的表面进行蚀刻的步骤。
[0012]在上述方法的步骤(a)中，第一气体被激发，由此多层膜从其表面至层叠方向的中途位置被蚀刻。该步骤(a)中，主要利用溴和氟的活性种高速地蚀刻多层膜。接着，在步骤(b)中，第二气体被激发，由此多层膜从上述中途位置至蚀刻停止层的表面被蚀刻。在该第二气体中实质上不包含溴化氢，因此在步骤(b)中主要利用氟的活性种蚀刻多层膜。该步骤(b)中蚀刻到蚀刻停止层时，生成氟与蚀刻停止层的组成物的化合物作为反应生成物。一般而言，该反应生成物的沸点比溴与构成蚀刻停止层的组成物的化合物的沸点高。因此，在步骤(b)中，该反应生成物不挥发，而大量堆积于蚀刻停止层的表面，其结果是，蚀刻停止层的蚀刻受到抑制。这样，在上述方法中，直到多层膜的中途位置使用溴化氢和三氟化氮作为蚀刻气体进行蚀刻，由此能够提高多层膜的蚀刻速度。另一方面，通过从多层膜的中途位置开始使用三氟化氮作为蚀刻气体进行蚀刻而能够确保多层膜相对于蚀刻停止层的蚀刻选择比。因而，在上述方法中，能够高速且选择性地对多层膜进行蚀刻。
[0013]在一个方式中，在对多层膜从该多层膜的表面至层叠方向的中途位置进行蚀刻的步骤中，将处理容器内的压力设定为第一压力，在对多层膜从该多层膜的中途位置至蚀刻停止层的表面进行蚀刻的步骤中，可以将处理容器内的压力设定为比第一压力高的压力的第二压力。在高的压力下能够维持多层膜的蚀刻速度，但是蚀刻停止层的蚀刻速度相对降低。在本方式中，在上述步骤(b)中，由于将处理容器内的压力设定为相对较高的第二压力，所以能够改善多层膜相对于蚀刻停止层的蚀刻选择比。即，本方式中，能够更有选择性地对多层膜进行蚀刻。
[0014]在一个方式中，蚀刻停止层可以是含有金属的绝缘层。另外，在一个方式中，蚀刻停止层也可以包含氧化铝。
[0015]在一个方式中，第一气体和第二气体中可以实质上不含有氮气(N2)。根据本方式，能够抑制被蚀刻区域的蚀刻在侧方进行而产生的形状不良即弓形，另外，能够改善多层膜相对于掩模的蚀刻选择比。
[0016]在一个方式中，在对多层膜从该多层膜的表面至层叠方向的中途位置进行蚀刻的步骤、和对多层膜从该多层膜的中途位置至蚀刻停止层的表面进行蚀刻的步骤中，可以在将多层膜保持为摄氏10度以下的温度的状态下对该多层膜进行蚀刻。通过使多层膜的温度降低而能够使气体的活性种被吸附在多层膜上的概率增加，因此能够提高多层膜的蚀刻速度。另外，通过使多层膜的温度降低而能够抑制反应生成物的挥发，因此能够改善多层膜相对于蚀刻停止层的蚀刻选择比。因而，在本方面中，能够更高速且选择性地对多层膜进行蚀刻。
[0017]在一个方式中，碳氟化合物可以是C3F8X4F6或者C4F8，氟代径可以是CH2F2XH3F或者CHF3。另外，在一个方式中，可以为:第一膜是氧化硅膜，第二膜是氮化硅膜，也可以为:第一膜是氧化硅膜，第二膜是多晶硅膜。在一个方面中，第一膜和第二膜可以层叠合计24层以上。在一个方式中，掩模可以由无定形碳制。
[0018]发明效果
[0019]如以上说明的方式，根据本发明的各个方面和各种方式，能够高速且选择性地对多层膜进行蚀刻。
【附图说明】
[0020]图1是表示一个实施方式的半导体器件的制造方法的流程图。
[0021]图2是表示在步骤STl中准备的晶片的一个例子的图。
[0022]图3是概略表示等离子体处理装置的一个例子的图。
[0023]图4是详细表示图3所示的阀组、流量控制器组和气体源组的图。
[0024]图5是表示在步骤ST2中被蚀刻后的晶片的图。
[0025]图6是表示在步骤ST3中被蚀刻后的晶片的图。
[0026]图7是表示通过实验例I?4而得到的结果的图。
[0027]图8是表示通过实验例5而得到的结果的图。
[0028]图9是表示通过实验例6而得到的结果的图。
[0029]附图标记说明
[0030]10…等离子体处理装置、12…处理容器、16…下部电极、30...上部电极、38...气体供给管、40...气体源组、42...阀组、44...流量控制器组、62...第一高频电源、64...第二高频电源、CM…掩模、Cnt...控制部、ESL...蚀刻停止层、IL...多层膜、IL1...电介质膜、IL2...电介质膜、PD...载置台、PF...保护膜、S…处理空间、W…晶片。
【具体实施方式】
[0031]以下，参照附图详细说明各种实施方式。而且，对各附图中相同或者相当的部分添加相同的附图标记。
[0032]图1是表示一个实施方式的半导体器件的制造方法，特别是一个实施方式的多层膜的蚀刻方法的流程图。具体而言，图1所示的方法MT1，例如能够用于具有三维结构的NAND闪存的制造，包括步骤ST1、步骤ST2、步骤ST3。
[0033]步骤STl是准备被处理体(以下称为“晶片”)W的步骤。图2是表示在步骤STl中准备的晶片W的一个例子的图。图2所示的晶片W具有蚀刻停止层ESL、多层膜IL和掩模CM。蚀刻停止层ESL可以是设置于基板上的含有金属的绝缘膜。具体而言，蚀刻停止层ESL可以由氧化铝(AlO)或氧化锆(ZrO)这样的金属构成。蚀刻停止层ESL是为了使多层膜IL的蚀刻在其表面停止而设置的。
[0034]在蚀刻停止层ESL上设置有多层膜IL。多层膜IL具有由介电常数不同的两个电介质膜ILl和IL2交替层叠而成的结构。在一个实施方式中，电介质膜ILl是氧化娃膜，电介质膜IL2是氮化娃膜。在另一个实施方式中，电介质膜ILl是氧化娃膜，电介质膜IL2是多晶硅膜。电介质膜ILl的厚度例如是5nm?50nm，电介质膜IL2的厚度例如是1nm?75nm。电介质膜ILl和IL2也可以层叠合计24层以上。在多层膜IL上设置有掩模CM。掩模CM具有用于在多层膜IL形成孔这