鳍(本体310)具有用于晶体管300的纵向分隔的源极和漏极区域324和326。沟道区域328纵向地分隔了源极和漏极区域324和326。栅极电介质318位于硅本体310之上并且包围硅本体，以及栅极导体320位于栅极电介质318之上并且包围栅极电介质。因此栅极电介质318布置在栅极导体320与沟道区域328之间。晶体管300元件的其他特征和变化与针对晶体管100的如上所述相同。
[0037]然而，晶体管300不同于晶体管100之处在于:鳍310在其沟道区域内包括调整区域330。调整区域330具有至少当晶体管300在关断状态时与鳍310中周围材料不同的导电率。优选地，至少当晶体管300在关断状态时，在调整区域中的材料在每个纵向位置处具有与相同纵向位置处的相邻本体材料不同的导电率。如图3C中最佳所示，调整区域330的截面在其上形成了栅极导体320的鳍310的每个侧边上间隔在表面背后。因此调整区域330以距离dl间隔在顶表面332下方，以距离d2间隔至左表面334的右侧，以及以距离d3间隔至右表面336的左侧。图3中调整区域330也示出与结构的底表面338间隔，在此处不存在栅极导体，但是这在所有实施例中并非是必须的。如在此所使用，“表面”无需是平坦的，尽管通常它们是连续的。也如在此所使用，在本体表面“背后”的位置是在本体内的位置。术语并非取决于器件朝向，因此如果例如从上方查看，在表面“背后”意味着在表面“下方”。另外的，尽管左和右表面334和336有时在此称作相互“侧向相对”或“横向面对”，将知晓的是，具有该描述的表面无需是垂直的。它们可以是对角倾斜的，例如诸如图7中所不O
[0038]在一个实施例中，调整区域具有在关断状态下比周围鳍区域更低的导电率。优选地，调整区域是电介质，或者空气间隙。距离dl、d2和d3选择为足够小以使得调整区域当晶体管300在导通状态时阻断流过鳍310的弱控制截面中心的大多数泄漏电流，而仍然允许当晶体管300在导通状态时充足电流在调整区域周围流动。距离dl、d2和d3的具体尺寸将取决于特定应用。
[0039]图4是由仿真示出了对于大量不同示例配置1n和1ff如何随着调整区域330的引入而改变的绘图。线410描绘了对于例如不具有调整区域的示例性传统FinFET、对于四个不同栅极功函数A、B、C和D的开电流1n和关电流1ff数值。具有栅极功函数A或B的晶体管将可能设计用于高性能应用，因为它们以较高关电流1ff的代价获得了较高的开电流1n。具有栅极功函数C或D的晶体管将可能设计用于低功耗应用，因为它们以较低的1n的代价获得了较低的1ff。可以看到，对于栅极功函数A而言，对于约1200的1n/1ff比率，1n约为3X ΙΟΙ，而1ff约为2.5X 1(Γ8Α。对于栅极功函数B而言，对于约9000的1n/1ff比率，1n约1.8 X 10_5A，而1ff约为2 X 10_1CIA。需要向右和/或向下偏移该曲线，这指示了在固定1ff下的1n增益或者在固定1n下的1ff下降或者指示这两者。
[0040]线420描绘了针对栅极功函数A、B和C的、对于相同但是具有插入的空气间隙调整区域的示例性FinFET的1n和1ff。箭头414A、414B和414C(统称为414)指示了针对三个栅极功函数A、B和C 1n和1ff如何改变。可以看到，尽管在所有三个情形中1n和1ff均已经减小，但是曲线412保持与曲线410大致一致。然而，针对设计用于低功耗应用的芯片示出了小改进。
[0041]尽管空气间隙调整区域对于低功耗芯片提供了一些便利，但是期望对于大范围应用提供额外的便利。
[0042]图5A是从穿过鳍高度中部的水平2D切片获取的晶体管300的俯视图，其中调整区域330是空气间隙。附图通过仿真显示了当晶体管在关断状态时鳍中电流密度的纵向和横向分布。如图2A中所示，电流密度由颜色指示，其中朝向光谱蓝色端的颜色指示了较低电流密度而朝向光谱红色端的颜色指示了较高电流密度。可以看出，尽管已经阻断了泄漏电流流过鳍310截面中心处的空气间隙，但它们继续绕过鳍的外侧区域而流动。泄漏电流的密度小于晶体管100中(与图2B相比)，但是由于电流可以流过的截面面积减小，可以预期在导通状态下电流密度也较小。
[0043]返回至图4，线416描绘了针对栅极功函数A、B和C的对于相同示例性FinFET 300的1n和1ff的数值，但是此时在调整区域中具有导电屏(screen)材料。屏材料可以例如是金属，或重掺杂半导体。箭头418A、418B和418C(统称为418)指示了针对三个栅极功函数A、B和C而言1n和1ff数值如何改变。可以看到，在所有三个情形中，当1n减小时，1ff显著减小。曲线416因此明显地向下偏移。在所示的示例中，导电屏可以在1(T1qA的固定1ff下提高1n 50%。备选地，其可以以25%量级的量增大开关速度，或者以40的量级的因子减小泄漏电流，或者两者组合。
[0044]图6A是从穿过鳍高度中部的水平2D切片获得的晶体管300的俯视图，并且其中调整区域330是导电材料。与图5A—样，图6A由仿真示出了当晶体管在关断状态时鳍中电流密度的纵向和横向分布。电流密度由颜色指示，其中朝向光谱蓝色端的颜色指示了较低电流密度而朝向光谱红色端的颜色指示了较高电流密度。可以看到，尽管小泄漏电流继续绕过鳍外侧区域而流动，但已经有效地阻断了它们流过鳍310的截面中心处的导电屏。
[0045]可以认为，尽管图5A实施例的空气间隙通过物理地阻断电流流过鳍中心而工作，但是图6A的导电屏替代地通过终结关断状态漏极电势场而工作。图2C是从穿过鳍高度中部的水平2D切片获得的晶体管300的俯视图，并且在调整区域330中不具有材料差异。因此结构与图2B相同。然而，图2B示出了电流密度，图2C通过仿真示出了当晶体管在关断状态时鳍中静电电势的纵向和横向分布。电势由颜色指示，其中朝向光谱蓝色端的颜色指示了较低数值(较低幅度的电势)而朝向光谱红色端的颜色指示了较高数值(较高幅度的电势)。可以看到在传统FinFET中，漏极电场穿过沟道并且降低了源极结势皇。该效应已知为漏极感应势皇降低(DIBL)，并且促成了图2B中所见的泄漏电流。
[0046]图5B是从穿过鳍高度中部水平2D切片获得的晶体管300的俯视图，并且其中调整区域330是空气间隙。结构对应于图5A的结构。使用与图2C中相同颜色比例，图5B通过仿真示出了当晶体管在关断状态时鳍中静电电势的纵向和横向分布。可以看到，在调整区域中具有电介质材料的FinFET中，漏极电场穿入调整区域中并且不显著影响DIBL。这解释了为何大泄漏电流继续如图5A所示而流动。
[0047]图6B是从穿过鳍高度中部水平2D切片获得的晶体管300的俯视图，以及其中调整区域330是电导体。结构对应于图6A的结构。使用与图2C相同的颜色比例，图6B由仿真示出了当晶体管在关断状态时鳍中静电电势的纵向和横向分布。可以看到，在调整区域中具有导电材料的FinFET中，漏极电势在调整区域的漏极侧垂直表面处的幅度急剧减小。因此大大减小了 DIBL，从而解释了为何泄漏电流如图6A所示大大减小。此外，可以理解，在导通状态下，电流并未显著减小，因为电流流过电导体。
[0048]设计考虎
[0049]本发明的特征涉及在晶体管沟道区域内的调整区域中不同或修改的材料。在类似图5A的实施例中，调整区域材料可以是空气或电介质，在该情形中其可以提供如上所述以及如图4线412所示的益处，主要用于但是并非专用于低功耗器件。尽管这些益处看来对于具有非常低导电率(至少在关断状态下)的调整区域材料是最大化的，但是相信对于在关断状态下其导电率以任意程度小于周围鳍材料的导电率的调整区域材料可以实现一些益处。可以使用的具有较低导电率的其他示例性材料通常包括电介质，类似二氧化硅、或低k电介质、或高k电介质，或者具有较宽带隙的半导体，其对于NM0SFET具有合适的导带偏移或者对于PM0SFET具有合适的价带偏移以使得从调整区域朝向栅极推离载流子。
[0050]备选地，在类似图6A的实施例中，调整区域材料可以是电导体，在该情形中其可以提供如上所述和图4线416中所示的益处。尽管这些益处看来对于具有非常高导电率(至少在关断状态下)的调整区域材料是最大化的，可以认为对于在关断状态下其导电率以任意程度高于周围鳍材料导电率的调整区域材料可以实现一些益处。可以使用的具有较高导电率的示例性材料包括诸如钴、银或铝之类的金属，尽管它们可以限定用于低温工艺以便于避免与周围的硅反应或者混合。其他材料包括诸如氮化钛或氮化钽之类的氮化物。可以使用的另一材料简单地是鳍的重掺杂部分。注意如前所述，从在调整区域中使用导电材料获得的一部分优点在于:作为导体，导通状态导电最大化或者未受影响，因为电流可以流过它。这暗示了如果调整区域材料是鳍的重掺杂部分，则掺杂应该是与纵向相邻材料相同的掺杂类型(或者纵向相邻材料应该未掺杂)。
[0051]图3C如上所述示出了在鳍内在调整区域可以位于区域处的截面位置。图示是对于具有矩形截面、理想化长方体的调整区域、以及包围鳍三个侧边的栅极导体320的鳍。在该情形中，三个距离dl、d2和d3容易如附图重所示而限定。至少在其中调整区域材料在关断状态下比周围鳍材料更具有导电性的实施例中，这些距离可以优选地应该足够小以当晶体管在关断状态时终结或阻断大多数漏极电场，但是足够大以当晶体管在导通状态时允许沟道中良好导电性。良好的导通状态导电性限制了最小距离，这是因为诸如非常薄沟道中量子分隔和载流子散射的效应。作为不例，距尚dl、d2和d3可以每个在3nm的量级上。
[0052]图3A和图3B也示出了距离d4，这是调整区域的漏极侧表面从漏极区域326后移的纵向距离。距离d4应该足够大以将调整区域与源极和与漏极电分隔，以使得调整区域具有承载不同于源极和/或漏极的电势的能力。然而如果距离d4太大，则调整区域将太小而难以制造。因此，出于实际考虑，距离d4应该为若干纳米，在从Inm至5nm的范围内。
[0053]图3A和图3B也示出了距离L，其是沿调整区域326的纵向方向的长度。长度L应该足够长以有效地终结漏极电场。作为示例，长度L应该至少约为2nm。其也可以远远更长，这可以简化制造。
[0054]注意，三个距离dl、d2和d3无需在所有实施例中相互相等。也注意，在特定实施例中，栅极可以并非如图3C中所示包围围绕鳍的所有三个侧边。如在此使用的，栅极描述为“面向”鳍的给定侧边，如果其通常平行于给定侧边，由在两者之间的电介质材料于给定侧边分隔，并且取决于导通状态或关断状态电压是否施加至栅极导体而影响鳍材料的导电率。在一些实施例中，栅极可以仅面向鳍的两侧，或者在一些实施例中，诸如ETSOI，栅极仅面向“鳍”的一侧(也即沟道区域的顶表面)。在这些情形中，如参照距离dl、d2和d3如上所述的相同考虑将继续适用，但是仅对于朝向栅极导体一部分的鳍的侧边。在一些实施例中，距缺乏面向栅极导体的鳍侧边的一个或多个距离可以甚至为零。
[0055]可以取决于特定设计的目标而选择各个距离dl、d2、d3以及d4。参照图4的绘图，将知晓的是线412或416 (视情况而定)将取决于这