Mos晶体管和导电插塞的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种MOS晶体管和导电插塞的形成方法。
【背景技术】
[0002]随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
[0003]为了满足元件缩小后的互连线需求，互连金属层的设计成为超大规模集成电路技术所通常采用的一种方法。目前，互连金属层之间的导通是通过导电插塞来实现的。其中，互连金属层与衬底中的CMOS等半导体器件之间的导通是通过接触插塞(contact)实现的。
[0004]参考图1?图5，现有技术中的栅极接触插塞和源极接触插塞的形成过程的剖面结构示意图。具体形成过程如下:
[0005]参考图1，提供半导体衬底100，在所述半导体衬底100上形成栅极101，在所述栅极101两侧的半导体衬底中形成源极和漏极(图未示)。在半导体衬底100上形成介质层102，所述介质层覆盖所述栅极101、源极和漏极。在介质层上形成掩膜层，所述掩膜层包括非晶碳(Amorphous-Carbon)层103、氮化娃层104和图形化的光刻胶层105三层,所述图形化的光刻胶层105用于定义栅极接触孔、源极接触孔的分布和大小。
[0006]接着，参考图2，以所述图形化的光刻胶层105为掩膜依次刻蚀氮化硅层104和非晶碳层103，将光刻胶层105上的图形转移至氮化硅层104和非晶碳层103上，形成贯穿氮化硅层104和非晶碳层103的第一开口 106和第二开口 107，其中第一开口 106与栅极的位置相对应，第二开口 107与源极的位置相对应。
[0007]接着，结合参考图2至图4，第一开口 106和第二开口 107形成后，图形化的光刻胶层105被消耗完。然后以氮化硅层104和非晶碳层103为掩膜，沿第一开口 106和第二开口 107采用各向异性干法刻蚀的方法刻蚀介质层102，分别形成栅极接触孔108和源极接触孔 109。
[0008]接着，参考图4和图5，在栅极接触孔108和源极接触孔109内填充钨金属，形成栅极接触插塞112和源极接触插塞113。
[0009]采用现有技术的方法形成的源极接触插塞无法导通。
【发明内容】
[0010]本发明要解决的问题是采用现有技术的方法形成源极接触插塞无法导通。
[0011]本发明提供了一种MOS晶体管的形成方法，所述方法包括:
[0012]提供半导体衬底，在所述半导体衬底上形成栅极，在所述栅极两侧的半导体衬底中形成源极和漏极；
[0013]在所述半导体衬底上形成介质层，所述介质层覆盖所述栅极、源极和漏极；
[0014]在所述介质层上形成硬掩膜层，所述硬掩膜层内具有贯穿其厚度的第一开口和第二开口，所述第一开口与所述栅极位置相对应，所述第二开口与所述源极或漏极位置相对应；
[0015]以所述硬掩膜层为掩膜，沿所述第一开口和第二开口刻蚀所述介质层，沿所述第一开口刻蚀所述介质层形成的接触孔为栅极接触孔，沿所述第二开口刻蚀所述介质层形成的接触孔为第一源极接触孔或第一漏极接触孔，所述栅极接触孔和第一源极接触孔的底部具有聚合物层或者所述栅极接触孔和第一漏极接触孔的底部具有聚合物层；
[0016]去除所述聚合物层；
[0017]继续以所述硬掩膜层为掩膜，沿第一源极接触孔或第一漏极接触孔继续刻蚀所述介质层至露出所述源极或漏极，形成第二源极接触孔或第二漏极接触孔；
[0018]在所述栅极接触孔内填充满导电层形成栅极接触插塞，在所述第二源极接触孔内填充满导电层形成源极接触插塞或者在所述第二漏极接触孔内填充满导电层形成漏极接触插塞。
[0019]可选的，所述硬掩膜层为单层结构或叠层结构，所述硬掩膜为单层结构时，所述硬掩膜层的材料为氮化硼、氮化硅或氮化钛；所述硬掩膜层为叠层结构时，所述硬掩膜层为氮化硼层、氮化硅层或氮化钛层中的任意两层或三层结构。
[0020]可选的，在所述介质层上形成硬掩膜层，所述硬掩膜层内具有贯穿其厚度的第一开口和第二开口的方法包括:
[0021 ] 在所述介质层上形成硬掩膜层；
[0022]在所述硬掩膜层上形成第一图形化的光刻胶层；
[0023]以所述第一图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层，所述硬掩膜层内具有贯穿其厚度的第一开口和第二开口。
[0024]可选的，在所述硬掩膜层上形成第一图形化光刻胶层之前，在所述介质层上形成硬掩膜层之后，还包括下列步骤:
[0025]在所述硬掩膜层上形成先进图形膜层；
[0026]在所述先进图形膜层上形成吸光层。
[0027]可选的，以所述第一图形化的光刻胶层为掩膜刻蚀所述硬掩膜层的步骤之前，在所述硬掩膜层上形成第二图形化的光刻胶层之后，还包括以所述第一图形化的光刻胶层为掩膜，刻蚀所述先进图形膜层和所述吸光层。
[0028]可选的，在所述图形膜层上形成吸光层的步骤之后，在所述硬掩膜层上形成第一图形化的光刻胶层的步骤之前还包括在所述吸光层上形成底部抗反射层。
[0029]可选的，以所述第一图形化的光刻胶层为掩膜刻蚀所述先进图形膜层和吸光层的步骤之前，在所述硬掩膜层上形成第一图形化的光刻胶层之后，还包括以所述第一图形化的光刻胶层为掩膜刻蚀所述底部抗反射层的步骤。
[0030]可选的，所述先进图形膜层的材料为非晶碳，所述吸光层的材料为氮氧化硅、碳掺杂氧化硅或氮化硅。
[0031]可选的，去除所述聚合物层的方法包括:向栅极接触孔和第一源极接触孔或者栅极接触孔和第一漏极接触孔通入去除气体，所述去除气体包括氧气或氮气中的一种或两种。
[0032]与现有技术相比，本发明的技术方案具有以下优点:
[0033]由于去除第一源极接触孔底部聚合物的去除气体与硬掩膜层具有很高的选择比，因此，去除第一源极接触孔底部聚合物的过程中，硬掩膜层几乎不受损伤。这样，可以继续以硬掩膜层为掩膜，沿第一源极接触孔继续刻蚀所述介质层至露出所述源极，形成形貌较好第二源极接触孔，在所述第二源极接触孔内填充的导电层形成的源极接触插塞可以实现与源极的电连接，从而提高了后续形成的MOS晶体管的性能。
[0034]为解决上述问题，本发明还提供了一种导电插塞的形成方法，所述方法包括:
[0035]提供半导体基底；
[0036]在所述半导体基底上形成介质层；
[0037]在所述介质层上形成硬掩膜层，所述硬掩膜层内具有贯穿其厚度的开口 ；
[0038]以所述硬掩膜层为掩膜，沿开口刻蚀介质层，形成第一通孔，所述第一通孔的底部具有聚合物层；
[0039]去除所述第一通孔底部的聚合物层；
[0040]继续以所述硬掩膜层为掩膜，沿第一通孔继续刻蚀所述介质层至露出半导体基底，形成第二通孔；
[0041 ] 在所述第二通孔内填充满导电层，形成导电插塞。
[0042]可选的，所述硬掩膜层为单层结构或叠层结构，所述硬掩膜为单层结构时，所述硬掩膜层的材料为氮化硼、氮化硅或氮化钛；所述硬掩膜层为叠层结构时，所述硬掩膜层为氮化硼层、氮化硅层或氮化钛层中的任意两层或三层结构。
[0043]可选的，在所述介质层上形成硬掩膜层，所述硬掩膜层内具有贯穿其厚度的开口的方法包括:
[0044]在所述介质层上形成硬掩膜层；
[0045]在所述硬掩膜层上形成第二图形化的光刻胶层；
[0046]以所述第二图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层，在所述硬掩膜层内形成具有贯穿其厚度的开口。
[0047]可选的，在所述硬掩膜层上形成第二图形化的光刻胶层之前，在所述介质层上形成硬掩膜层之后，还包括下列步骤:
[0048]在所述硬掩膜层上形成先进图形膜层；
[0049]在所述先进图形膜层上形成吸光层。
[0050]可选的，以所述第二图形化的光刻胶层为掩膜刻蚀所述硬掩膜层的步骤之前，在所述硬掩膜层上形成第二图形化的光刻胶层之后，还包括以所述第二图形化的光刻胶层为掩膜刻蚀所述先进图形膜层和吸光层。
[0051]可选的，在所述先进图形膜层上形成吸光层的步骤之后，在所述硬掩膜层上形成第二图形化的光刻胶层之前还包括在所述吸光层上形成底部抗反射层。
[0052]可选的，以所述第二图形化的光刻胶层为掩膜刻蚀所述先