提升封装兼容性的芯片dram焊盘排布结构的制作方法
【技术领域】
[0001]本发明涉及芯片封装技术领域，尤其涉及一种提升封装兼容性的芯片DRAM焊盘排布结构。
【背景技术】
[0002]现在电子系统市场竞争激烈，如何快速响应市场需求，输出成本较低的电子产品，成为赢得竞争的重要因素。对于用户而言，希望能买到符合实际需求的性价比高的产品。对于方案商而言，能分别针对高阶、中阶和低阶的用户需求，提供定制化的产品方案，将能提高销售利润并降低生产开发成本。对于AP (Applicat1n Processor，应用处理器)厂商而言，能推出兼容性强，稳定的IC(Integrated circuit，集成电路)设计，将能够缩短开发周期，减少设计成本，提高效益。
[0003]目前主流的芯片封装有BGA(BalIGrid Array，球状引脚栅格阵列封装)类、框架类(如 eLQFP(Exposed Pad Low-profile Quad Flat Package，载体外露薄型四方扁平封装)等)，以及基于DRAM(Dynamic Random Access Memory，动态随机存储器)的SIP(SystemIn a Package，系统级封装)类这三种。现有的芯片焊盘排布设计一般只考虑到支持单一种芯片封装。芯片封装兼容设计的关键点在于芯片焊盘设计，现有只支持单一芯片封装的焊盘设计使得SIP设计和单芯片封装设计的兼容性较低。
【发明内容】
[0004]基于此，有必要提供一种提升封装兼容性的芯片DRAM焊盘排布结构，满足多种主流芯片封装的兼容需求。
[0005]—种提升封装兼容性的芯片DRAM焊盘排布结构，芯片的DRAM焊盘包括多个第一焊盘、多个第二焊盘和多个第三焊盘，所述多个第一焊盘间隔排列形成内排焊盘组，所述多个第二焊盘间隔排列形成中排焊盘组，所述多个第三焊盘间隔排列形成外排焊盘组，所述内排焊盘组位于所述芯片的中心位置与所述中排焊盘组之间，所述中排焊盘组位于所述内排焊盘组和所述外排焊盘组之间，所述外排焊盘组位于所述中排焊盘组与所述芯片边界之间。
[0006]在其中一个实施例中，所述第一焊盘与所述第二焊盘错位设置，所述第二焊盘与所述第三焊盘错位设置。
[0007]在其中一个实施例中，所述内排焊盘组包括DRAM电源焊盘和地信号焊盘，所述中排焊盘组包括DRAM的数据焊盘和控制信号焊盘，所述外排焊盘组包括与所述内排焊盘组相同的DRAM电源焊盘以及地信号焊盘。
[0008]在其中一个实施例中，所述DRAM焊盘设置在所述芯片的边缘区域。
[0009]在其中一个实施例中，所述芯片的DRAM焊盘呈L型设置在所述芯片上。
[0010]在其中一个实施例中，所述内排焊盘组、所述中排焊盘组和所述外排焊盘组相对应的部分相互平行设置。[0011 ] 在其中一个实施例中，芯片的DRAM焊盘呈一字型设置在所述芯片上。
[0012]在其中一个实施例中，所述内排焊盘组、所述中排焊盘组和所述外排焊盘组相互平行设置。
[0013]在其中一个实施例中，芯片的DRAM焊盘呈两边型设置在所述芯片上。
[0014]在其中一个实施例中，所述内排焊盘组、所述中排焊盘组和所述外排焊盘组相互平行设置。
[0015]上述提升封装兼容性的芯片DRAM焊盘排布结构，芯片的DRAM焊盘包括多个第一焊盘、多个第二焊盘和多个第三焊盘，多个第一焊盘间隔排列形成内排焊盘组、多个第二焊盘间隔排列形成中排焊盘组和多个第三焊盘间隔排列形成外排焊盘组，内排焊盘组位于芯片的中心位置与中排焊盘组之间，中排焊盘组位于内排焊盘组和外排焊盘组之间，外排焊盘组位于中排焊盘组与芯片边界之间，使得WB BGA封装设计时的DRAM基板布局和球分布的难度较低，且eLQFP封装设计时的NC (No Connected不连接)引脚较少，兼容性强，能够同时满足WB BGA封装和eLQFP等框架类封装的打线要求。
【附图说明】
[0016]图1为本发明提升封装兼容性的芯片DRAM焊盘排布结构一个实施例的示意图；图中，Gl 表不 Group 1，G2 表不 Group 2，G3 表不 Group 3 ；
[0017]图2为本发明提升封装兼容性的芯片DRAM焊盘排布结构一个实施例中的WB BGA封装的部分示意图；图中，Gl表示Group 1，G2表示Group 2，G3表示Group 3，BALL表示WB BGA的封装引脚(图中用虚线圆圈表示)，两条直线为芯片封装的部分边界；
[0018]图3为本发明提升封装兼容性的芯片DRAM焊盘排布结构一个实施例中的DDR2SIP eLQFP 128封装的侧视图；图中，DIE表示芯片，DDR2表示DRAM KGD (Known Good Die，良品晶粒)，GND表不封装的地彳目号，PIN表不封装引脚；
[0019]图4为本发明提升封装兼容性的芯片DRAM焊盘排布结构一个实施例中的DDR2SIP eLQFP 128封装的俯视图以及焊盘示意图。
【具体实施方式】
[0020]为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明提升封装兼容性的芯片DRAM焊盘排布结构和【具体实施方式】进行说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0021]本发明针对实际的IPC(IP Camera,网络摄像机)市场需求，提出一个解决方案，满足以下需求:
[0022]芯片设计能满足WB BGA封装方案，针对中阶和低阶客户提供一个全功能产品；
[0023]同一个芯片设计同时满足和两家不同DRAM厂商的DDR2 (第二代双倍数据率同步动态随机存取存储器)KGD进行SIP设计的eLQFP 128封装设计，即针对成本极致型客户提供一个成本较低的产品。
[0024]由于涉及到DDR2的SIP设计，而且还必须兼容两家DRAM厂商，而一般而言各家厂商的DDR2焊盘排布顺序不完全相同，同时需要考虑WB BGA封装时的DRAM基板布局和引脚排布，因此芯片的DRAM焊盘设计就成为整个系统设计的主要因素，并且产品还需满足DRAM稳定性和速度上的需求。
[0025]参见图1，一个实施例中，提供了一种提升封装兼容性的芯片DRAM焊盘排布结构，芯片的DRAM焊盘可以包括多个第一焊盘100、多个第二焊盘200和多个第三焊盘300。其中，多个第一焊盘100间隔排列形成内排焊盘组Gl，多个第二焊盘200间隔排列形成中排焊盘组G2，多个第三焊盘300间隔排列形成外排焊盘组G3。具体的，内排焊盘组Gl包括DRAM的电源焊盘和地信号焊盘。中排焊盘组G2包括DRAM的数据焊盘和控制信号焊盘。外排焊盘组G3包括DRAM的电源焊盘和地信号焊盘，且外排焊盘组G3电路实现方式与内排焊盘组Gl电路实现方式相同。
[0026]内排焊盘组Gl位于芯片的中心位置与中排焊盘组G2之间，中排焊盘组G2位于内排焊盘组Gl和外排焊盘组G3之间，外排焊盘组G3位于中排焊盘组G2与芯片边界之间。内排焊盘组G1、中排焊盘组G2和外排焊盘组G3的排布从芯片中心位置指向芯片边缘的方向上，形成三层。并且，内排焊盘组Gl和中排焊盘组G2呈交错排列方式，中排焊盘组G2和外排焊盘组G3也成交错排列方式，而内排焊盘组Gl和外排焊盘组G3位置一一对应。参见图1，第一焊盘100和第二焊盘200错位设置，第二焊盘200和第三焊盘300错位设置。芯片的DRAM焊盘设置在芯片的边缘区域，方便打线。
[0027]上述芯片DRAM焊盘排布设计，对主流封装设计有以下几种灵活处理方式:
[0028]对于WB BGA封装设计DRAM部分，可以只对中排焊盘组G2和外排焊盘组G3进行打