一种高品质因数电容制造方法
【技术领域】
[0001]本发明涉及一种无源器件的圆片级集成，特别是涉及一种高品质因数电容制造方法。
【背景技术】
[0002]随着无线通信的发展，射频微波电路在无线个人通讯，无线局域网(WLAN)，卫星通信，汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中，同时设备的尺寸也在不停的缩小。小型化，低成本，低耗能，高性能的需求正在持续增加。
[0003]电容在电路中起着去耦、滤波、谐振、阻抗匹配等作用。常见的电容有集成电容和分离电容两大类。分离电容可制作较大的电容量，但是其体积大，寄生电感及电阻较大。集成电容由于其占用面积小、寄生参量小、节约封装成本等优点正在被越来越多的使用。
[0004]由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor (UltraCSPTM)、Fraunhofer、Fujitsu (Super CSPTM)、Form Factor (WowTM, MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。电容的一项重要指标是品质因数，品质因数越高，电容元件的效率就越尚。品质因数的提尚受到了衬底的寄生效应的限制。
[0005]有必要提供一种新的制备方法形成高Q电容。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高品质因数电容制造方法，用简单的工艺得到品质因数的提高。
[0007]为实现上述目的及其他相关目的，本发明提供一种高品质因数电容制造方法，该制造方法至少包括以下步骤:
[0008]A.提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板反面的掩膜层上形成腐蚀窗口；
[0009]B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构；使得该深坑结构底部剩余一层薄娃基板；
[0010]C.在所述硅基板正面的掩膜层上形成下电极；
[0011]D.在所述下电极上沉积介质层并图形化以暴露部分下电极；
[0012]E.在所述介质层上形成上电极并图形化后暴露部分介质层和下电极；
[0013]F.去除所述深坑结构底部剩余的薄硅基板。
[0014]本发明提出了用干湿混合法腐蚀方案制作带有镂空硅衬底的高Q值电容的方法。采取的技术方案是:首先在双面抛光的硅基板的一面上用KOH或TMAH等碱性溶液腐蚀出略大于电容的深坑；通过光刻溅射、沉积工艺完成金属层及介质层的制作；在完成最后一层金属布线后，采用深反应离子(DRIE)或乂6匕各向同性刻蚀气体将深坑底部剩余的硅刻蚀掉。
[0015]本发明工艺步骤简单，与其他工艺兼容，且大幅提高了产品性能，在集成无源器件领域有很大潜力。适应产品的小型化，低成本化发展需求。
【附图说明】
[0016]图1是镂空电容的平面结构示意图。
[0017]图2到图7是完成镂空电容各部分的流程示意图。
[0018]其中，图2是在基板双面形成一层掩膜层，并对背面进行图形化示意图。
[0019]图3是在基板背面腐蚀出深坑结构示意图。
[0020]图4是形成第一层金属图案不意图。
[0021]图5是介质层的沉积及图形化示意图。
[0022]图6是形成第二层金属图形示意图。
[0023]图7是刻蚀掉深坑底部的剩余薄层硅示意图。
[0024]元件标号说明
[0025]硅基板100
[0026]掩模层101
[0027]下电极102
[0028]介质层103
[0029]上电极104
【具体实施方式】
[0030]以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
[0031]请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0032]如图所示，本发明提供一种掏空衬底的平面M頂电容结构制造方法，其特点主要是以下几点:
[0033]A.电容结构包括带有镂空结构的硅衬底。
[0034]B.硅基上的镂空结构由以下方法制成:在双面抛光的硅基板的一面(反面)上用KOH或TMAH等碱性溶液腐蚀出水平面上的投影面积略大于金属线圈(即第一、第二层金属图形)的投影面积的深坑结构，使得该深坑结构底部剩余一层薄硅基板；该深坑深度为硅基板厚度减去30?lOOum，优选60um ；
[0035]C.基板上M頂电容的制造步骤:a.溅射一层金属，光刻出第一层金属图形，并以光刻胶作掩膜，通过离子束刻蚀(1n Beam)工艺图形化形成电容下电极，然后去除光刻胶；b.沉积一层介质层，并对其图形化；C.重复步骤a形成上电极。
[0036]D.用KOH或TMAH等碱性溶液将深坑结构底部剩余的30?10um硅腐蚀掉。
[0037]本发明中，基板为普通硅，其成本比较低。在完成最后一层金属(上电极)布线后，采用深反应离子(DRIE)或XeF2各向同性刻蚀气体将深坑底部剩余的硅刻蚀掉。
[0038]本发明中溅射金属选用TiW/Cu、Ti/Cu或铝，优选为TiW/Cu。溅射的金属层厚度为0.1?lum，优选为0.5um。
[0039]本发明中，介质层材料可以采用PECVD沉积SiN、S12等材料，厚度为0.1?0.3um，优选为0.2um。
[0040]具体的制备方法请参阅附图所示。在图1中，实现了硅基板镂空结构100及其上面制造的M頂电容结构。其上的M頂电容由