有源区键合兼容高电流的结构的制作方法
【专利说明】有源区键合兼容高电流的结构
[0001]本专利申请是申请日为2004年8月20日、申请号为200410095946.7、发明名称为“有源区键合兼容高电流的结构”的发明专利申请的分案申请，其在此全部引入作为参考。
[0002]该申请在35U.S.C§ 119(e)下要求于2003年8月21日提交的U.S.临时申请序列号N0.60/496，881和于2003年9月30日提交的U.S.临时申请序列号N0.60/507，539 (律师案卷分别为No’ S125.090USPR和125.090USP2)的优先权，这里将它们并入本文以作参考。
技术领域
[0003]本发明涉及半导体器件的构造，更为具体地，涉及在键合焊盘下的有源电路的形成。
【背景技术】
[0004]集成电路包括在半导体材料的衬底之中或之上形成的两个以上的电子器件。一般地，集成电路包括两层以上的用于形成选择器件和所述器件之间的互连的金属层。金属层还向集成电路的输入和输出连接提供电路径。通过键合焊盘来制作集成电路的输入和输出连接。键合焊盘形成在集成电路的顶部金属层上。键合工艺(即球键合布线至键合焊盘的键合)会损伤形成在要形成键合焊盘的金属层下的有源电路。因此，目前的电路布局标准不允许在键合焊盘下形成任何电路或仅允许必须要认真测试的限制结构。
[0005]键合焊盘下的损伤由很多种原因引起，但主要取决于在键合布线附着工艺期间发生的应力和随后在封装之后的应力。例如，在封装之后的温度偏移在整个结构上施加横向和垂直力。集成电路的金属层一般由通过较硬的氧化层彼此分离的软铝制成。软铝在压力下易于弯曲而较硬的氧化层不会。这最终导致氧化层中的裂缝。一旦氧化层裂缝，湿气会进入导致铝层的腐蚀并最终导致电路功能失灵。因此，键合工艺一般需要键合焊盘下的固定结构(real estate)仅用作防止在键合工艺期间发生损伤的缓冲层。然而，随着芯片设计师尽力减小芯片的尺寸，期望能够将键合焊盘下的固定结构用于有源电路或互连。
[0006]由于上述原因和下述其它原因，这些原因对于本领域技术人员通过阅读和理解本说明书将变得显而易见，在本领域中需要有效允许键合焊盘下的固定结构用于有源电路和互连的改善的集成电路。
【发明内容】
[0007]上述问题和其它问题由本发明来解决并通过阅读和研究下述说明书来理解。
[0008]在一个实施例中，公开了一种集成电路。该集成电路包括:衬底；顶部导电层；一层或多层中间导电层；绝缘材料层和器件。顶部导电层具有至少一个键合焊盘和相对坚硬材料的亚层。一层或多层中间导电层形成于顶部导电层和衬底之间。绝缘材料层分离导电层。而且，绝缘层中的一层相对较硬且位于顶部导电层与最接近顶部导电层的中间导电层之间。器件形成在集成电路中。另外，至少最接近于顶部导电层的中间导电层适合于键合焊盘下的选择器件的实用互连。
[0009]在另一个实施例中，公开了一种集成电路。该集成电路包括:衬底；器件区；顶部金属层；第二金属层和一层相对较厚的绝缘材料层。器件区形成于衬底上和衬底中。顶部金属层具有形成于其上的一个或多个键合焊盘。器件区位于衬底于顶部金属层之间。第二金属层位于顶部金属层和器件区之间。相对较厚的绝缘材料层将顶部金属层与第二金属层分离。相对较厚的绝缘层适合于抵抗裂缝。
[0010]在另一个实施例中，公开了另一种集成电路。该集成电路包括:衬底；多个器件；第二金属层和第一绝缘材料层。多个器件形成于衬底上和衬底中。顶部金属层具有至少一个形成在顶部金属层表面上的键合焊盘。第二金属层位于顶部金属层与衬底之间。而且，第二金属层具有适合于增强集成电路的间隙。第一绝缘材料层形成于顶部金属层和第二金属层之间。
[0011 ] 在另一个实施例中，公开了一种形成具有在键合焊盘下的有源电路的集成电路的方法。该方法包括在衬底中和衬底上形成器件；形成第一金属层；形成覆盖第一金属层的第一相对较厚的绝缘材料层，其中绝缘材料的厚度增强集成电路；形成覆盖相对较厚的绝缘材料的顶部金属层和在顶层的表面上形成键合焊盘。
[0012]在另一实施例中，公开了一种形成集成电路的方法。该方法包括:在衬底中形成器件区；沉积覆盖器件区的第一金属层；构图第一金属层以形成间隙；其中间隙在电流流动的方向上延伸；形成覆盖第一金属层的绝缘层并填充间隙，其中间隙通过提供较硬绝缘材料的支柱来增强集成电路；沉积覆盖氧化层的金属层并在顶部金属层的表面上形成键合焊盘。
[0013]在本发明的又一实施例中，公开了一种形成集成电路的方法。该方法包括:在衬底中和衬底上形成器件区；形成覆盖器件区的第一金属层；形成覆盖第一金属层的绝缘层；形成覆盖绝缘层的包括接近于氧化层的相对较硬的材料亚层的顶部金属层；并在顶部金属层的表面上形成键合焊盘。
【附图说明】
[0014]当考虑到优选实施例的描述和下述附图，将更容易理解本发明，且其进一步的优点和使用将更加显而易见，其中:
[0015]图1是根据本发明的一个实施例的集成电路的部分横截面图；
[0016]图2是本发明的一个实施例的具有间隙的金属层的部分的顶视图；和
[0017]图3A至3G是本发明的一个实施例中的一种形成集成电路的方法的部分横截面图。
[0018]根据普通实践，所述的各种特征并非按比例绘制而是为强调与本发明相关的特殊特征来绘制。贯穿附图和全文参考标记表示相似的元件。
【具体实施方式】
[0019]在下述优选实施例的详细说明中，参考附图，附图形成实施例部分的且其中通过示例的方式来示出可以实践本发明的特定优选实施例。充分详细地描述这些实施例以使本领域技术人员可以实践本发明，并理解可以使用其它实施例且可以在不脱离本发明的精神和范围下作出逻辑、机械和电的改变。因此，下述详细描述并非限定意义，且本发明的范围仅由权利要求书和其等同物来限定。
[0020]在下述说明中，术语衬底通常用来指在其上形成集成电路的任何结构、以及在集成电路制造的各阶段期间的这种结构。该术语包括掺杂的和未掺杂的半导体、在支撑半导体或绝缘材料上的半导体外延层、这种层的结合、以及其它本领域公知的这类结构。用于该申请中的相对位置的术语根据平行于常规平面或晶片或衬底的工作表面的平面来限定，而无关于晶片或衬底的取向。用于该申请中的术语“水平平面”和“横向平面”限定为平行于常规平面或晶片或衬底的工作表面的平面，而无关于晶片或衬底的取向。术语“垂直”是指垂直于水平的方向。诸如“上”、“侧”(如“侧壁”)、“较高”、“较低”、“之上”、“顶部”和“底部”的术语是相对于常规平面或晶片或衬底的顶表面上的工作表面来限定的，无关于晶片或衬底的取向。
[0021]本发明的实施例提供集成电路的方法和结构，该集成电路允许使用键合焊盘下的固定结构来用于有源器件和互连。此外，本发明的实施例提供可以使用键合焊盘下的所有金属层用于器件的实用互连的结构。另外，本发明的实施例还提供允许使用TiN顶层的亚微米互连线和能够承载高电流的相对较宽的线同时存在于键合焊盘下面的结构。
[0022]图1，示出本发明的一个实施例的集成电路100的部分横截面图。在该实施例中，示出的集成电路100的部分包括:N沟道M0S功率器件102、N-D0MS器件104和NPN双极性器件106。图1还示出三层导电层，在该实施例中，这三层导电层包括第一金属层Ml 108、第二金属层M2 110和第三金属层M3 112。金属层108、110和112可以由诸如铝、铜等导电材料制成。此外，在另一实施例中，金属层108、110和112的其中至少一层通过形成许多交替导电层的亚层的亚微米工艺制成。第三金属层M3 112可以称为顶部金属层112。如示出，通过构图钝化层132在第三金属层M3 112的表面上形成键合焊盘130。球键合布线114(键合布线114)可以耦合于键合焊盘130以提供到集成电路100的输入和输出。虽然，该实施例仅示出三层金属层108、110和112，其它实施例具有更多或更少的金属层。例如，在多于三层金属层的实施例中，附加的金属层形成在金属层108和110之间。通过本领域公知的诸如沉积和构图的常规方法来形成每一互连金属层108、110和112。
[0023]如图1中所示，通路116选择性地耦合于互连金属层110和108以在集成电路100的器件102、104和106之间形成电互连。还示出提供到器件102、104和106的元件和第一金属层108的电互连的通路118。
[0024]在一个实施例中，使用亚微米工艺来形成金属层M2 110和金属层M3 112。亚微米工艺使用许多亚层来形成金属层。在一个实施例中，亚层为T1、TiN和A1合金的交替层。在一个实施例中，金属层110的亚层的顶层(即面对金属112的亚层)为TiN层120。TiN层120用于该位置，是由于其有助于金属层110构图的低反射特性。然而，亚层120的存在易于增加在分离金属层110与金属层112的氧化层中形成裂缝的可能性。特别是，由于TiN层很硬，当施加应力时其不能弯曲。结果，在分离氧化层上的横向应力易于在分离氧化层中形成裂缝。此外，在另一实施例中，一层TiW形成亚层120。
[0025]本发明的实施例减小在分离氧化层122中形成裂缝