内置有二极管的igbt的制作方法
【技术领域】
[0001]在本说明书中公开一种在同一半导体基板上制作有IGBT (Insulated GateBipolar Transistor，绝缘栅双极性晶体管)和二极管双方的半导体装置(称为内置有二极管的IGBT)。特别公开一种使IGBT的导通电压降低，并且防止饱和电流的增大从而防止短路耐量的降低的技术。
【背景技术】
[0002]IGBT具备通过第二导电型(例如p型)的体区而将第一导电型(例如η型)的发射区和第一导电型的漂移区分离的结构。如专利文献1所记载的那样，已知一种在第二导电型的体区中插入第一导电型的势皇层，通过该势皇层而分离为与发射区相接的体区和与漂移区相接的体区的技术。通过该技术，能够抑制少数载流子从漂移区逸出到发射极的情况，从而能够使电导率调制活化由此降低IGBT导通时的电阻(导通电压降低)。
[0003]专利文献1还公开了一种通过将IGBT和续流二极管(Free Wheeling D1de)制作在同一半导体基板上从而实现反向导通IGBT(RC(Reverse Conducting)-1GBT)的技术。或者，还已知一种通过将IGBT和二极管制作在同一半导体基板上从而防止栅绝缘膜的破坏等的技术。
[0004]在先技术文献
[0005]专利文献
[0006]专利文献1:日本特开2012-43890号公报
【发明内容】
[0007]发明所要解决的课题
[0008]在并用向体区插入势皇层而使电导率调制活化的技术与将IGBT和二极管制作在同一半导体基板上的技术的情况下，设置从半导体基板的表面起贯穿与发射区相接的体区并到达势皇层的半导体区域是较为有效的。利用从半导体基板的表面起贯穿第二导电型体区并到达至第一导电型势皇层的第一导电型半导体区域来形成肖特基二极管的技术在日本特愿2012-166576号的说明书和附图中被公开。然而，该申请在本申请的申请时间点尚未被公开。
[0009]图1为示意性地表示将利用从半导体基板的表面起到达至势皇层的区域(称为肖特基接触区)来形成肖特基二极管的技术组合到IGBT中的情况的一个示例的图。附图标记2为半导体基板的表面，4为发射区，6为肖特基接触区，8为体区，10为势皇层，12为漂移区，14为集电区，16为栅电极，18为栅绝缘膜，20为半导体基板的背面。发射区4、肖特基接触区6、势皇层10、漂移区12为第一导电型(例如η型)，体区8和集电区14为第二导电型(例如Ρ型)。体区8通过势皇层10而被分离为与发射区4相接的上部体区8a和与漏极区12相接的下部体区8b。肖特基接触区6从半导体基板的表面2起贯穿上部体区8a并到达至势皇层10。在半导体基板的表面2上形成有未图示的发射极。发射极与发射区4和上部体区8a欧姆接触，与肖特基接触区6肖特基接触，并通过栅绝缘膜18而与栅电极16绝缘。在半导体基板的背面20上形成有未图示集电极。集电极与集电区14欧姆接触。发射极为肖特基二极管的阳极电极，集电极为肖特基二极管的阴极电极。
[0010]通常以发射极被接地，在集电极上施加有正电压的状态而使用。该状态相当于反向偏压被施加于肖特基二极管上的状态。在以下，例示第一导电型为η型，第二导电型为ρ型的情况。当向栅电极16施加正电压时，隔着栅绝缘膜18而与栅电极16对置的范围内的体区8反转为η型，从而发射区4、反转的上部体区8a、势皇层10、反转的下部体区8b、漂移区12导通，电子从发射极向漂移区12注入。于是，空穴从集电极经由集电区14而向漂移区12注入，从而在漂移区12内产生电导率调制，发射极与集电极之间导通。由于利用电导率调制，因此导通电压较低。由于当存在势皇层10时，将抑制被注入到漂移区12内的空穴逸出到发射极的情况，因此电导率调制活化，从而进一步降低导通电压。当停止向栅电极16施加正电压时，被形成在体区8内的反转层将消失，从而发射极与集电极之间被断开。通过发射区4、上部体区8a、势皇层10、下部体区8b、漂移区12、集电区14、栅电极16、栅绝缘膜18等而形成了 IGBT。
[0011]发射极与集电极之间被断开时，由于与IGBT连接的负载电路的感应成分，发射极的电位将高于集电极的电位。该情况下，正向偏压将施加于发射极(二极管的阳极电极)与肖特基接触区6之间的肖特基界面上，从而在肖特基二极管中将流通有正向电流。肖特基二极管作为续流二极管而动作。当感应成分的影响消失从而发射极的电位低于集电极的电位时，反向偏压将施加在发射极与肖特基接触区6之间的肖特基界面上，从而阻止电流在两者之间流通的情况。通过发射极与肖特基接触区6等而形成了肖特基二极管。虽然在上述内容中，对肖特基二极管作为续流二极管而动作的示例进行了说明，但有时也会为了防止在发射极与集电极之间的电压增大时栅绝缘膜18受到损伤的情况，而在IGBT中组装二极管。
[0012]利用势皇层10与肖特基接触区6的内置有二极管的IGBT具有IGBT导通时的集电极与发射极之间的电阻较低，从而漏电流较低的特性，因而为低损耗。相反地，存在饱和电流较高，从而在负载电路等发生短路时容易遭到破坏的问题。在本说明书中，公开一种利用势皇层10与肖特基接触区6，并且不容被破坏的技术。
[0013]本说明书所记载的技术基于如下的分析，S卩，当利用势皇层10与肖特基接触区6来改善特性时，为何短路耐量会降低的分析。图1中的箭头A表示经由在IGBT导通时所形成的反转层的电流路径。未同时设置有二极管的IGBT的电流路径仅为箭头A。与此相对，箭头B表示从被形成在下部体区8b内的反转层起经由势皇层10与肖特基接触区6并到达至发射区4的电流路径。当利用势皇层10与肖特基接触区6而同时设置二极管时，将产生新的电流路径B。尽管在肖特基接触区6与发射区4之间夹有相反导电型的上部体区8a，但当实际测量时，电流将从肖特基接触区6起经由上部体区8a而流向发射区4。另外，在IGBT导通的期间，在肖特基接触区6与发射极之间作用有反向偏压，从而电流不会从肖特基接触区6流向发射极。
[0014]上部体区8a通过从半导体基板的表面2注入杂质后扩散而形成。这时，由于以侵入至距表面2 —定程度的距离的深度处的能量注入杂质，因此与从表面侵入了一定程度的深度处的杂质浓度相比，表面2的附近的杂质浓度较低。明确了在电流从肖特基接触区6经由上部体区8a而向发射区4流通的情况下，与包含较多的相反导电型的杂质的上部体区8a的深部相比，电流将沿着相反导电型的杂质浓度较低的上部体区8a的表面流通。即，明确了在沿着杂质浓度较低的上部体区8a的表面的位置处，发生了从肖特基接触区6向上部体区8a延伸的耗尽层与从发射区4向上部体区8a延伸的耗尽层连通的击穿(punchthrough)，因此电流从肖特基接触区6经由上部体区8a而向发射区4流通。
[0015]图2表示发射极与集电极之间的电压同电流的关系。曲线C1表示未同时设置有二极管的IGBT的测量结果，曲线C2表示同时设置有利用势皇层10与肖特基接触区6的二极管的IGBT的测量结果。未同时设置有二极管的IGBT的饱和电流为IA，与此相对，同时设置有势皇层10与肖特基接触区6的IGBT的饱和电流增加至IA+IB。分析的结果明确了 IA为箭头A的电流路径的电流，IB为箭头B的电流路径的电流。明确了当同时设置势皇层10与肖特基接触区6时，由于附加了电流路径B，因而饱和电流增大。
[0016]图2的Vee表示被施加于IGBT与负载电路的电源电压。当负载电路短路时，电源电压Vee将被施加于IGBT。在负载电路短路时，在半导体装置中每单位时间将产生饱和电流X电源电压(W = J/sec)的能量，从而内置有二极管的IGBT会发热。可知当同时设置势皇层10与肖特基接触区6时，短路时在内置有二极管的IGBT中产生的能量将从VraX IA增加至VCCX (IA+IB)。明确了当同时设置势皇层10与肖特基接触区6时，由于每单位时间的发热量增大，因此内置有二极管的IGBT的升温速度变大，达到破坏温度的时间变短，从而短路耐量降低。
[0017]在本说明书中公开一种在利用势皇层与肖特基接触区来改善半导体装置的特性的同时，内置有二极管的IGBT不易被破坏的技术。<