提供具有缺陷的减少的外延光子装置的方法及所得结构的制作方法
【专利说明】提供具有缺陷的减少的外延光子装置的方法及所得结构
[0001 ] 政府权利
[0002]本发明是在由DARPA授予的协议HR0011-11-9-0009下借助政府支持而作出。政府在本发明中具有某些权利。
技术领域
[0003]本文中所揭示的实施例涉及采用外延生长形成光电检测器结构的方法及所得结构。
【背景技术】
[0004]外延是指通过上覆层在晶体衬底(其中上覆层与衬底对齐)上的生长的沉积。衬底表面充当用于生长的晶种层。外延材料可为从气体或液态前驱物生长。由于衬底表面充当晶种，因此外延生长锁定为晶体衬底的一或多个晶体图形定向。外延生长广泛用于集成电路的制造中且可在各种类型的晶体基底材料(举例来说，半导体衬底)上制作且由各种外延材料制作。作为实例，外延硅生长可提供于硅衬底上，例如块体硅衬底及绝缘体上硅(SOI)衬底。然而，外延生长的材料趋向于在生长期间于所生长材料的限制侧边缘处形成晶体缺陷(称为位错及堆叠层错)。这些晶体缺陷可导致由外延材料制作的装置内或所述装置之间的不期望电荷泄漏或者减小装置电效率的不期望电子-空穴电荷重组位点。如果将所生长外延材料用于形成电光光子装置(例如光电检测器)，那么这些缺陷可导致暗电流且还减小光子装置的效率。
[0005]对外延生长的材料中的位错及堆叠层错问题的一种解决方案是使用外延层生长于其上的下伏硅层的特定晶体定向。举例来说，美国专利第7，906，830号描述一种集成结构，其中将硅衬底定向改变成“111”，使得沿着限制侧壁的硅晶体定向在“100”方向上。虽然美国专利第7，906，830号中所描述的晶片重新定向可减少位错及堆叠层错，但出于其它技术原因(例如优化经制作晶体管及可形成于衬底上的其它结构的性能)，以此方式使晶片定向通常为不合意的。
[0006]期望提供具有较少位错及堆叠层错且不需要衬底的特定晶体定向的电光光子装置(例如光电检测器)的外延生长的方法及所得结构。
【附图说明】
[0007]图1以横截面图解说明根据本发明的实施例的用于形成电光光子装置的起始结构；
[0008]图2图解说明处于后续处理阶段的图1结构的横截面；
[0009]图3图解说明处于后续处理阶段的图2结构的横截面；
[0010]图4图解说明处于后续处理阶段的图3结构的横截面；
[0011]图5图解说明处于后续处理阶段的图4结构的横截面；
[0012]图6图解说明处于后续处理阶段的图5结构的横截面；
[0013]图7图解说明具有沿着图6中的线7-7的电极的图6结构的平面图；
[0014]图7A图解说明沿着图7中的线7A-7A的横截面图，其较详细地展示电极；
[0015]图8图解说明具有沿着图6中的线7-7的不同布置的电极的图6结构的平面图；
[0016]图8A图解说明沿着图8中的线8A-8A的横截面图；且
[0017]图9图解说明另一实施例的横截面；
[0018]图10图解说明处于后续处理阶段的图9结构。
[0019]图11图解说明包含光子区及CMOS电路区的混合集成电路结构的横截面。
【具体实施方式】
[0020]本发明提供其中位错及堆叠层错缺陷减少的外延生长的电光光子装置(例如光电检测器)及制作方法。此通过在形成于衬底上面的开口中竖直地外延生长光电导体材料来实现。所述开口具有大于衬底的接触区(在其处开始外延生长)的横向区的横向区。接触区界定于形成于衬底表面处的沟槽隔离区域之间。开口重叠充当突出部的沟槽隔离区域的侧边缘部分以减小接触区的大小(与开口的大小相比)且提供用于光电导体的生长期间的横向应力减轻的区。沟槽隔离区域可为通常用于隔离电子集成电路中的作用装置的深沟槽隔离区域或浅沟槽隔离(STI)区域。光电检测器材料(例如，锗或硅-锗)可从接触区竖直地向上外延生长且还在沟槽隔离区域的开口部分内的侧边缘上方横向地外延生长。在外延生长期间提供的应力减轻导致光电导体中的较少侧边缘位错及堆叠层错。
[0021]现在结合图1到8A描述制作光电检测器的方法及所得结构的实施例。应理解，下文所描述的特定材料及材料层是可使用的材料及材料层的实例;然而，本发明并不限于这些特定材料及材料层。此外，虽然本文中将光电检测器描述为可由外延生长而制作的一个种类的电光光子装置，但本文中描述的方法及结构化实施例并不限于形成光电检测器且可在外延生长中用于形成其它电光光子装置，例如调制器、解调器、混合器、多路复用、多路分用及其它。
[0022]图1图解说明包含其中形成沟槽隔离区域103的块体半导体衬底101的起始结构。虽然沟槽隔离区域可具有任何期望深度(例如，深或浅沟槽隔离区域)，但为方便起见，下文将隔离区域描述为通常用于隔离集成电路中的电子装置的浅沟槽隔离(STI)区域。衬底101可具有均匀半导体材料(举例来说，块体晶体硅衬底)或其可由绝缘体上硅(SOI)衬底或者如在电子或光子工业中使用的其它半导体衬底形成。
[0023]浅沟槽隔离(STI)区域103形成于衬底101的上部表面中。STI区域103可通过常规过程形成，所述常规过程包含在半导体衬底101中形成沟槽且用电介质材料(举例来说，氧化硅)填充所述沟槽。在形成STI区域103之后，可将衬底101的表面平面化，从而提供平滑平坦表面以用于后续层的制作。替代地，STI区域103的上部表面可高于衬底101的上部表面102的水平面或凹入至低于上部表面102的水平面。
[0024]图2图解说明氧化物104、多晶硅105(其可经制作为波导芯)及电介质107 (其将充当多晶硅105波导芯的侧面及上部包覆物)的顺序形成。氧化物104、多晶硅105及电介质107提供波导。104及107中的电介质材料可为氧化硅(例如二氧化硅)ο可用作钝化材料且可由氮化硅形成的另一电介质层109可形成于电介质107上方。接着使用掩模来将图2中所图解说明的结构各向异性地蚀刻以形成具有宽度w的开口 112，所述宽度在STI区域103的侧边缘103a上方延伸且延伸超出所述侧边缘达距离dl(图3中所图解说明)。
[0025]如图4中所图解说明，给开口112及电介质层109的上部表面内衬以氧化物材料(举例来说，二氧化硅)的透光电介质衬里113。替代地，电介质衬里113可由透光氮化硅形成。在开口 112内的电介质衬里113的底部113a接着经移除以暴露接触区131，所述接触区在衬底101的表面102处且在开口 112于其上方延伸的STI区域的侧边缘103a的上部表面之间。图5图解说明在开口 112的底部处的电介质衬里113的移除。电介质衬里113保留于开口侧壁上以防止多晶硅105在开口 112内的后续外延生长期间充当晶种。通过在浅沟槽隔离区域103的侧边缘103a上方延伸，开口 112的横向区横向地大于接触区131的横向区。因此，开口 112的宽度W1大于接触区131的宽度W2 ο图5还展示，虽然衬里113使开口 112稍微变窄，但开口 112仍重叠浅沟槽隔离区域103的侧边缘103a达距离d2。
[0026]接下来，且如图6中所展示，用于形成光电检测器115的材料外延生长于开口 112内。所生长材料可为锗或硅/锗或者如此项技术中已知的可用于形成光电检测器或其它光子装置的其它材料(例如GaN、InP、InGaAs及其它)。重要地，光电检测器材料的外延生长竖直地以及横向地两者进行。横向生长致使光电检测器材料的部分生长于STI区域103的侧边缘部分103a(其向开口 112内突出以形成架状突出物(ledge))上方。图6中所展示的横向区d2在光电检测器115的生长期间提供应力减轻且减少在所生长光电检测器115的侧边缘处的位错及堆叠层错的发生。另外，由于重叠d2，因此仍可包含一些位错及堆叠层错缺陷151的光电导体115的侧边缘远离光电检测器115的较中心位置而移动到较不可能具有电荷移动的区。由于在浅沟槽隔离区域的氮化物衬里113侧壁与上部表面的拐角151中也可能发生较大数目个堆叠层错及位错，因此光电导体115的高度h足以使拐角区151处的堆叠层错及位错的电效应最小化。因此，在光电检测器115内的大多数光转化活动将发生之处再次存在较少缺陷。一般来说，所生长光电导体材料115的高度h可与在其上方发生生长的侧边缘突出部103a的距离d2成大约1:1比率。术语大约囊括在1:1比率中的多达10% (加或减)的差升。
[0027]图6还图解说明封盖材料117在光电检测器115上方的形成，其中所述封盖材料由(举例来说)硅形成，其可与上覆经图案化金属118及热处理一起形成硅化物以提供与光电检测器115的良好欧姆接触。光电检测器115与多晶硅105波导芯适当地光学对准且因此能够光学检测及转换通过多晶硅105的光学信号。
[0028]如图7、7A的平面图及横截面图中所展示，光电检测器115的上部表面115a可具备与硅化物118的相应部分118a、118b接触的多个成对电极119、121。在图7及图8两者中，STI区103的边缘由虚线来图解说明且光电检测器115由实线来图解说明。已将图7A的横截面简化以仅展示与光电检测器115的电极连接。电极119是经掺杂η+接触电极且电极121是经掺杂P+接触电极。这些接触电极通过硅化物接触区118a、118b接收从光电检测器115输出的电信号。图7A图解说明经布置以形成横向光电检测器115的所述对电极119及121。横向光电检测器115具有在光电检测器115的上部表面上且在