使用纵横比俘获生长的硅上激光器结构的制作方法
【专利摘要】一种使用纵横比俘获(ART)生长在硅上形成激光器的方法。方法可以包括：在衬底上形成第一绝缘体层；在第一绝缘体层中刻蚀沟槽从而暴露衬底的顶表面；使用ART生长在沟槽中形成缓冲层；在缓冲层上形成激光器，激光器包括至少一个活性区域以及顶部包覆层；以及形成在顶部包覆层上的顶部接触以及在衬底上的底部接触。
【专利说明】
使用纵横比俘获生长的硅上激光器结构
技术领域
[0001]本发明总体涉及半导体器件制造，并且更具体地涉及使用纵横比俘获(ART)生长形成硅上激光器结构。【背景技术】
[0002]随着微电子系统持续等比缩减，当运行在极高的时钟速度时，所得的电互连密度将必须适应于增长的功耗、信号延迟以及串扰。当前的趋势指示在十年内由互连消耗的功率将成为确定集成电路中开关速度的限制性因素。为了克服这些问题，在传统的硅(Si)基微电子电路旁集成光互连和系统将是主要前进。基于光的芯片内和芯片间通信通过消除电容性互连损耗而将显著地减小延迟并且减少功耗。改进的光-电集成也可以帮助提高在光通信系统中所使用的收发器电路的速度，由此增大整体带宽。
【发明内容】
[0003]根据本发明的一个实施例，提供了一种方法。方法可以包括:在衬底上形成第一绝缘体层;在第一绝缘体层中刻蚀沟槽，从而暴露衬底的顶表面;使用纵横比俘获(ART)生长在沟槽中形成缓冲层;在缓冲层上形成激光器，激光器包括至少一个活性区域和顶部包覆 (cladding)层；以及在顶部包覆层上形成顶部接触并且在衬底上形成底部接触。
[0004]根据本发明的另一实施例，提供了一种方法。方法可以包括:在衬底上形成电介质棒的集合;使用ART生长在衬底上形成缓冲层，其中缓冲层的一部分在电介质棒之间，并且生长缺陷终止于电介质棒的表面;在缓冲层上形成半导体层，半导体层包括在电介质棒之间的活性区域;在半导体层中形成第一掺杂区域和第二掺杂区域，第一和第二掺杂区域在活性区的相对侧上，第一和第二掺杂区域均具有连接区域和接触区域，连接区域比接触区域更接近活性区域;形成在第一掺杂区域的接触区域中的第一接触、以及在第二掺杂区域的接触区域中的第二接触，并且移除电介质棒以及缓冲层的一部分，其中活性区域并未直接接触剩余的缓冲层。
[0005]根据本发明的另一实施例，提供了一种方法。方法可以包括:在衬底上形成电介质棒的集合;使用ART生长在衬底上形成缓冲层，其中缓冲层的一部分在电介质棒之间，以及生长缺陷终止于电介质棒的表面处;在缓冲层上形成激光器，激光器包括在缓冲层上的底部包覆层、在底部包覆层上的半导体层、以及在半导体层上的顶部包覆层，其中激光器包括活性区域，顶部包覆层包括顶部接触区域，以及衬底包括底部接触区域;形成在顶部接触区域中顶部包覆层上的顶部接触、以及在底部接触区域中衬底上的底部接触；以及移除电介质棒和缓冲层的一部分，其中缓冲层的剩余部分在活性区域和衬底之间。【附图说明】
[0006]结合附图将最佳地理解借由示例的方式给出但是并非意在单独限制本发明的以下详细说明，其中:
[0007]图la是根据示例性实施例的半导体结构的截面图；
[0008]图lb是根据示例性实施例的半导体结构的俯视图；
[0009]图2是根据示例性实施例的半导体结构的截面图并且示出了在缓冲层上形成活性区域和顶部包覆层；
[0010]图3是根据示例性实施例的半导体结构的截面图并且示出了顶部包覆层上顶部接触以及衬底上底部接触的形成；
[0011]图4是根据示例性实施例的备选半导体结构的截面图；
[0012]图5是根据示例性实施例的半导体结构的截面图并且示出了在缓冲层上形成激光器；
[0013]图6是根据示例性实施例的半导体结构的截面图并且示出了在衬底上形成底部接触；
[0014]图7是根据示例性实施例的半导体结构的截面图并且示出了在衬底上形成波导以及第二绝缘体层；
[0015]图8是根据示例性实施例的备选半导体结构的截面图；
[0016]图9是根据示例性实施例的半导体结构的截面图并且示出了在缓冲层上形成激光器；
[0017]图10是根据示例性实施例的半导体结构的截面图并且示出了在激光器周围形成沟槽；
[0018]图11是根据示例性实施例的半导体结构的截面图并且示出了分别在顶部包覆层和衬底上形成顶部和底部接触；
[0019]图12是根据示例性实施例的备选半导体结构的截面图；
[0020]图13是根据示例性实施例的图12中所示半导体结构的俯视图；
[0021]图14是根据示例性实施例的半导体结构的截面图并且示出了在电介质棒之间在缓冲层上形成半导体层；
[0022]图15是根据示例性实施例的图14中所示半导体结构的俯视图；
[0023]图16是根据示例性实施例的半导体结构的截面图并且示出了在半导体层中形成第一和第二掺杂区域；
[0024]图17是根据示例性实施例的图16中所示半导体结构的俯视图；
[0025]图18是根据示例性实施例的半导体结构的截面图并且示出了在半导体层上形成第一和第二接触；
[0026]图19是根据示例性实施例的图18中所示半导体结构的俯视图；
[0027]图20是根据示例性实施例的备选半导体结构的截面图；
[0028]图21是根据示例性实施例的备选半导体结构的截面图；
[0029]图22是根据示例性实施例的图21中所示半导体结构的俯视图；
[0030]图23是根据示例性实施例的半导体结构的截面图并且示出了分别在顶部包覆层和衬底上形成顶部和底部接触；以及[0031 ]图24是根据示例性实施例的图23中所示半导体结构的俯视图。
[0032]附图无需成比例。附图仅是示意性代表，并非意在描绘本发明的具体参数。附图意在仅示出本发明的典型实施例。在附图中，相同的数字表示相同的元件。【具体实施方式】
[0033]在此公开了所请求保护的结构和方法的详细实施例；然而，可以理解的是所公开的实施例仅说明了可以以各种方式实施的请求保护结构和方法、然而本发明可以以许多不同形式实施并且不应构造为限定于在此所阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开可以是全面和完整的并且将向本领域技术人员完全传达本发明的范围。 在说明书中，可以省略广泛已知特征和技术的细节以避免不必要地模糊所展示的实施例。 [〇〇34]说明书对于“一个实施例”、“一实施例”、“示例性实施例”等的参考指示了所述实施例可以包括特定的特征、结构或特性，但是每个实施例不必包括特定的特征、结构或特性。此外，这些短语不必涉及相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，主张的是其在本领域技术人员的认知范围内以结合不论是否明确地描述的其他实施例而影响这些特征、结构或特性。[〇〇35]为了下文中描述的目的，术语“上部”、“下部”、“右侧”、“左侧”、“垂直”、“水平”、 “顶部”、“底部”及其衍生物将涉及所公开的结构和方法，如附图中所朝向。术语“覆盖在……上”、“在……顶上”、“在……顶部”、“位于……上”或“位于……顶上”意味着诸如第一结构的第一元件存在于诸如第二结构的第二元件上，其中诸如界面结构的插入元件可以存在于第一元件和第二元件之间。术语“直接接触”意味着诸如第一结构的第一元件与诸如第二结构的第二元件连接而在两个元件的界面处不具有任何中间的导电、绝缘或半导体层。
[0036]为了不模糊本发明实施例的表达，在以下详细说明书中，为了表达以及为了示意说明的目的，本领域已知的一些处理步骤或操作可以已经组合在一起，并且在一些情形中可以不再详述。在其他情形中，本领域已知的一些处理步骤或操作可以根本不描述。应该理解的是以下说明书相反地聚焦在本发明各个实施例的区别性特征或要素上。[〇〇37]本发明通常涉及半导体器件制造，并且更特别地涉及使用纵横比俘获(ART)生长在硅上形成激光器结构。理想地，可以希望在硅上形成II1-V材料的激光器结构而在底部包覆层中不具有缺陷。在硅上制造激光器结构而底部包覆层中不具有缺陷的一种方式是使用 ART生长在底部包覆层之下形成缓冲层。以下参照附图la—图3详细描述使用ART生长在硅上形成激光器结构的一个实施例。[〇〇38]参照图la和图lb，根据实施例，提供了使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构100的说明示意图。更具体地，方法可以开始于在第一绝缘体层104 中形成缓冲层106,其中缓冲层106和第一绝缘体层104在衬底102上。应该注意，图la是结构 100的正视图而图lb是结构100的俯视图。
[0039]衬底102可以包括:主体半导体衬底，分层的半导体衬底(例如Si/SiGe)，绝缘体上硅衬底(SOI)，绝缘体上SiGe衬底(SG0I)。衬底102可以包括本领域已知的任何半导体材料， 诸如例如:51、66、3166、51(:、3166(:、63、6348、11^8、11^或其他单质或化合物半导体。在实施例中，衬底102是主体硅衬底。衬底102可以包括例如n型、p型、或未掺杂半导体材料，并且可以具有单晶、多晶或非晶结构。
[0040]第一绝缘体层104可以使用本领域已知的任何沉积技术形成在衬底102上，诸如例如离子注入、热或等离子氧化或氮化、化学气相沉积、和/或物理气相沉积。第一绝缘体层104可以是本领域已知的任何电介质材料，诸如例如氧化物、氮化物或氮氧化物。第一绝缘体层104可以具有范围从约2wii至约6wii的厚度，但是可以使用其他厚度。在实施例中，第一绝缘体层104是具有约6mi的Si02。在另一实施例中，第一绝缘体层104可以包括多个电介质层或电介质层的堆叠，包括氧化硅层和/或氮化硅层。应该注意，第一绝缘体层104也可以称作掩埋电介质层或掩埋氧化物(BOX)层。第一绝缘体层104可以具有如所示的具有(110)晶向的水平晶体结构以及具有(001)晶向的垂直晶体结构。
[0041]可以使用本领域已知的任何刻蚀技术、诸如例如光刻和/或反应离子刻蚀工艺在第一绝缘体层104中形成沟槽。沟槽可以暴露衬底102的顶表面。沟槽可以形成为允许随后所生长半导体的ART生长。ART工艺可以利用深沟槽以外延地生长半导体材料，诸如例如 III/V族材料，其中半导体具有与种晶层不同的晶格结构。晶格失配通常引起错配位错(也即缺陷)。失配的立方半导体中的位错生长在沟槽侧壁附近Si{100}表面上，并且以大约30 度至60度朝向沟槽侧壁弯曲。预定的深度对于俘获缺陷可以是必需的，其中预定的深度可以在沟槽宽度的约一半至沟槽宽度的两倍之间。预定的深度可以小于第一电介质层104的厚度。在实施例中，沟槽宽度约为2mi并且沟槽高度约为6mi。[〇〇42]可以使用本领域已知的任何沉积技术、诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积而在沟槽中形成缓冲层106。缓冲层106可以是本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，缓冲层106是AlGaAs。缓冲层106可以是原位掺杂的并且可以是p型或n型。缓冲层106可以具有范围从约2wii至约6wii的宽度(w)，但是可以使用其他宽度。缓冲层106可以具有范围从lMi至2mi的高度(h)，但是可以使用其他高度。缓冲层106可以具有范围从约10mi至约 200wii的长度(1)，但是可以使用其他长度。应该注意，缓冲层106可以用作用于后续所形成激光器的底部包覆层。[〇〇43]参照图2,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构100的说明性示意图。更具体地，方法可以包括在缓冲层106上形成活性区域 110和顶部包覆层112。应该注意，缓冲层106、活性区域110、和顶部包覆层112可以随后称作激光器。
[0044]可以使用本领域已知的任何沉积技术，诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积而在缓冲层106上形成活性区域110。活性区域110可以包括本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，活性区域110是使用外延生长形成的GaAs。基于种晶层(例如缓冲层106)的晶体朝向，如果使用外延而生长，则活性区域110可以形成梯形。活性区域110可以具有与缓冲层106相同的晶格结构;然而，活性区域110可以具有不同的带隙。
[0045]可以使用本领域已知的任何沉积技术，诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积而在活性区域110上形成顶部包覆层112。 顶部包覆层112可以包括本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V 族半导体。在实施例中，顶部包覆层112可以是取决于种晶层(例如活性区域110)的晶体朝向而形成了梯形的、使用外延生长的、与缓冲层106相同的材料(例如AlGaAs)。顶部包覆层 112可以是原位沉积的并且可以是p型或n型。在实施例中，顶部包覆层112可以具有与缓冲层106相反的掺杂极性(例如p型顶部包覆层112和n型缓冲层106)。顶部包覆层112和缓冲层106可以用作势皇阻挡层，其可以在活性区域110中限制光。
[0046]参照图3,提供了根据实施例的使用ART生长在硅上形成激光器结构的方法的中间步骤期间的结构100的说明性示意图。更具体地，方法可以包括形成底部接触126和顶部接触 122。[〇〇47]可以通过使用本领域已知的任何刻蚀技术(诸如例如光刻和/或反应离子刻蚀工艺)穿过第一绝缘体层104刻蚀沟槽从而暴露衬底102的顶表面来形成底部接触126。可以使用诸如例如原子层沉积、分子层沉积、化学气相沉积、原位基团辅助沉积、有机金属化学气相沉积、分子束外延、物理气相沉积、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积、或其任意组合之类的本领域已知的任何沉积技术在沟槽中形成底部接触126。底部接触126可以是本领域已知的任何导电材料，诸如例如钨、铝、银、金、其合金， 或者任何其他导电材料。底部接触126可以直接地接触衬底102,并且可以不与顶部包覆层 112直接接触。硅化物的层可以对底部接触126的底表面加衬。[〇〇48]可以使用诸如例如掩蔽和沉积工艺之类的本领域已知的任何接触形成技术在顶部包覆层112上形成顶部接触122。顶部接触122可以是本领域已知的任何导电材料，诸如例如钨、铝、银、金、其组合，或者任何其他导电材料。硅化物的层可以衬垫了顶部接触122的底表面。应该注意，根据实施例，结构100可以是边缘发光激光器的说明性示例。
[0049]参照图4,提供了根据实施例的在使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构200的说明性示意。更具体地，方法可以开始于在第一绝缘体层104中形成缓冲层206,其中缓冲层206和第一绝缘体层104在衬底102上。
[0050]可以使用诸如例如光刻和/或反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术在第一绝缘体层104中形成沟槽。沟槽可以暴露衬底102的顶表面。沟槽可以形成为允许随后所生长的半导体的ART生长。沟槽可以具有范围从约2mi至约6wii的深度，但是可以使用其他深度。沟槽可以具有范围从约1 Mi至约2wii的直径(d)，但是可以使用其他直径。在实施例中，沟槽直径(d)约为2wii并且沟槽深度约为6wii。
[0051]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积之类的本领域已知的任何沉积技术在沟槽中形成缓冲层206。缓冲层 206可以是本领域已知的任何半导体材料，诸如例如S1、Ge、SiGe、SiC、SiGeC、InAs、GaAs、 InP或其他半导体。在实施例中，缓冲层206是II1-V族半导体。缓冲层206可以具有在从约ly m至约2wii的范围中的直径(d)，但是可以使用其他直径。缓冲层106可以具有在从约2mi至约 6mi的范围中的高度(h)，但是可以使用其他高度。[〇〇52]参照图5,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构200的示意性说明。更具体地，方法可以包括在缓冲层206上形成激光器。 [〇〇53] 激光器可以包括(从底部至顶部)底部包覆层208、活性区域210、以及顶部包覆层 212。可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、 或物理气相沉积之类的本领域已知的任何沉积技术在缓冲层206上形成底部包覆层208。底部包覆层208可以是本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，底部包覆层208是AlGaAs并且具有与缓冲层206类似的直径(例如2mi)。
[0054]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积之类的本领域已知的任何沉积技术在底部包覆层208上形成活性区域210。活性区域210可以包括本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，活性区域210是使用外延生长而形成的GaAs。活性区域210可以具有与底部包覆层类似的直径(例如2wii)。活性区域210可以具有与底部包覆层208相同的晶格结构;然而，活性区域210可以具有不同的带隙。
[0055]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积之类的本领域已知的任何沉积技术在活性区域210上形成顶部包覆层 212。顶部包覆层212可以包括本领域已知的任何半导体材料，诸如例如IV族半导体和/或 II1-V族半导体。在实施例中，顶部包覆层212可以是使用外延而生长的、具有与底部包覆层 208相同的材料(例如AlGaAs)，并且可以具有与活性区域210类似的直径(例如2mi)。顶部包覆层212可以是原位掺杂的并且可以是p型或n型。在实施例中，顶部包覆层212可以具有与底部包覆层208相反的掺杂极性(例如p型顶部包覆层212和n型底部包覆层208)。顶部包覆层212和底部包覆层208可以用作势皇阻挡层，其可以在活性区域210中限制光。
[0056]参照图6,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构200的说明性示意。更具体地，方法可以包括形成底部接触226并且移除第一绝缘体层104。[〇〇57]可以通过使用诸如例如光刻和/或反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术穿过第一绝缘体层104刻蚀沟槽从而暴露衬底102的顶表面来形成底部接触226。可以使用诸如例如原子层沉积、分子层沉积、化学气相沉积、原位基团辅助沉积、有机金属化学气相沉积、分子束蜿蜒、物理气相沉积、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积、或其任意组合之类本领域已知的任何沉积技术在沟槽中形成底部接触226。底部接触226可以是本领域已知的任何导电材料，诸如例如钨、铝、银、金、其合金，或者任何其他导电材料。底部接触226可以直接地接触衬底102并且可以不与顶部包覆层112直接接触。硅化物的层可以对底部接触2 26的底表面加衬。可以使用诸如例如反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术移除第一绝缘体层104。[〇〇58]参照图7,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构200的说明性示意图。更具体地，方法可以包括形成在顶部包覆层112上的顶部接触222以及在第二绝缘体层214中的波导220。[〇〇59]可以使用诸如例如离子注入、热或等离子氧化或氮化、化学气相沉积、和/或物理气相沉积之类的本领域已知的任何沉积技术在激光器、底部接触226以及衬底102上形成第二绝缘体层214。第二绝缘体层214可以是本领域已知的任何电介质材料，诸如例如氧化物、 氮化物或氮氧化物。在实施例中，第二绝缘体层214可以是与第一绝缘体层104相同的材料 (例如Si02)。在另一实施例中，第二绝缘体层214可以包括多个电介质层或者电介质层的堆叠，包括氧化硅层和/或氮化硅层。
[0060] 可以通过在第二绝缘体层214中刻蚀沟槽、在沟槽中沉积波导220、以及在波导220 上重整第二绝缘体层214而在第二绝缘体层214中形成波导220。可以使用诸如例如反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术在第二绝缘体层214中形成沟槽。可以使用诸如例如化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积之类的本领域已知的任何沉积技术在沟槽中沉积波导220。在备选实施例中，可以在第二绝缘体层 214的形成期间形成波导220。波导220可以是本领域已知的任何波导材料，诸如例如氮化物、氧化物或氮氧化物。在实施例中，波导220是SiN。
[0061]可以通过使用诸如例如光刻和/或反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术穿过第二绝缘体层214刻蚀沟槽从而暴露顶部包覆层212的顶表面来形成顶部接触 222。可以使用诸如例如原子层沉积、分子层沉积、化学气相沉积、原位基团辅助沉积、有机金属化学气相沉积、分子束外延、物理气相沉积、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积或其任意组合之类的本领域已知的任何沉积技术在沟槽中形成顶部接触222。顶部接触222可以是本领域已知的任何导电材料，诸如例如钨、铝、银、 金、其合金，或者任何其他导电材料。硅化物的层可以对顶部接触222的底表面加衬。
[0062]可以使用诸如例如光刻和/或反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术从底部接触226之上移除第二绝缘体层214。应该注意，结构200可以是根据实施例的微盘激光器的说明性示意并且可以在其他特征方面中类似于结构100。[〇〇63]参照图8和图9,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构300的说明性示意图。更具体地，方法可以包括类似于图4和图5中所示结构200的在缓冲层206上形成激光器。结构300可以包括在第一绝缘体层104上的半导体层 301 (例如绝缘体上半导体衬底)。
[0064]可以使用诸如例如化学气相沉积、等离子增强化学气相沉积、原子层沉积、或物理气相沉积之类的本领域已知的任何沉积技术在第一绝缘体层204上形成半导体层301。在实施例中，在缓冲层206之前形成半导体层301，并且在半导体层301中形成开口以允许在第一绝缘体层204中形成缓冲层206(如上所述)。半导体层301可以是本领域已知的任何半导体材料，诸如例如31、66、3166、31(:、3166(:、11^8、6&48、11^或其他半导体。在实施例中，半导体层301是娃。可以通过在半导体层301中形成开口来暴露缓冲层206的顶表面。可以在缓冲层 206上形成激光器。激光器可以是与图5中所示相同的激光器(例如包括底部包覆层208、活性区域110和顶部包覆层112)。[〇〇65]参照图10,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构300的说明性示意图。更具体地，方法可以包括移除在激光器和缓冲层206 的每个侧上的半导体层301和第一绝缘体层204。可以使用诸如例如反应离子刻蚀工艺之类的本领域已知的任何刻蚀技术移除半导体层301和第一绝缘体层204,从而暴露衬底102的顶表面。[〇〇66]参照图11，提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构300的说明性示意图。更具体地，方法可以包括在第二绝缘体层214中形成底部接触226、顶部接触222以及波导220(参照图7所述)。然而，在结构300中，半导体层 310可以存在于在第一绝缘体层204的顶表面与第二绝缘体层214的在第一绝缘体层214上方的部分之间。[〇〇67]参照图12和图13,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构400的说明性示意图。更具体地，方法可以开始于在衬底102上形成电介质棒404。应该注意，图12是结构400的正视图以及图13是结构400的俯视图。[〇〇68]可以通过在衬底102上沉积并且刻蚀电介质层而形成电介质棒404。可以使用诸如例如离子注入、热或等离子氧化或氮化、化学气相沉积或物理气相沉积之类的本领域已知的任意沉积技术在衬底102上形成电介质层。电介质层可以是本领域已知的任何电介质材料，诸如例如氧化物、氮化物或氮氧化物。电介质层可以具有在从约lOOnm至约lwii的范围中的厚度，但是可以使用其他厚度。可以使用诸如例如光刻和/或反应离子刻蚀工艺之类的本领域已知的掩蔽和刻蚀技术在电介质层中形成电介质棒404。电介质棒可以具有在从约 200nm至约300nm的范围中的棒直径(rd)，但是可以使用其他直径。在实施例中，可以省略中心棒以允许随后生长激光器的活性区域。[〇〇69]参照图14和图15,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构400的说明性示意图。更具体地，方法可以包括在衬底102上形成半导体层410和缓冲层406。应该注意，图14是结构400的正视图以及图15是结构400的俯视图。
[0070]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积或物理气相沉积之类的本领域已知的任何沉积技术在衬底102上形成缓冲层406。缓冲层 406可以形成在衬底102上并且在电介质棒404之间，从而在缓冲层406中形成的任何缺陷可以终止于周围的电介质棒404处(也即用于ART生长的尺寸)。缓冲层406可以是本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，缓冲层106是 AlGaAs。缓冲层406可以具有在从约lOOnm至约600nm的范围中的厚度，但是可以使用其他厚度。
[0071]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积或物理气相沉积之类的本领域已知的任何沉积技术在缓冲层406上并且在电介质棒404 之间形成半导体层410。半导体层410可以是本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。在实施例中，半导体层410是GaAs。缓冲层406和半导体层410 可以填充在所省略的棒的区域中(如上所述)，从而活性区域411可以形成在电介质棒404之间。活性区域411可以具有在从约200nm至约300nm的范围中的活性区域直径(ad)，但是可以使用其他直径。[〇〇72]参照图16和图17,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构400的说明性示意图。更具体地，方法可以包括形成第一掺杂区域 416和第二掺杂区域418。应该注意，图16是结构400的正视图以及图17是结构400的俯视图。
[0073]可以使用诸如例如光刻和/或气相外延之类的本领域已知的任何掺杂技术在半导体层410中形成第一掺杂区域416和第二掺杂区域418,其中硫化氢可以越过半导体层410之上并且并入第一掺杂区域416和第二掺杂区域418中。第一掺杂区域416和第二掺杂区域418 可以具有相反的掺杂极性(例如第一掺杂区域416可以是n掺杂并且第二掺杂区域418可以是P掺杂)。第一掺杂区域416和第二掺杂区域418可以将整个半导体层410转换为相应掺杂区域，从而第一掺杂区域416和第二掺杂区域418直接地在缓冲层406上。第一掺杂区域416 和第二掺杂区域418可以具有接触区域417,接触区域417具有用于后续接触形成的较大表面积。第一掺杂区域416和第二掺杂区域418可以具有梯形形状，从而接触区域417可以渐变变小至较小的连接区域419。连接区域419可以在活性区域411附近或中，并且接触区域417 可以更远离活性区域411。第一掺杂区域416可以是n掺杂并且第二掺杂区域418可以是p掺杂。第一掺杂区域416、第二掺杂区域418以及活性区域411可以形成激光器，并且后续可以称作激光器或激光器结构。[〇〇74]在实施例中，可以通过第一掺杂区域416和第二掺杂区域418直接地连接接触区域 417和连接区域419。电介质棒404可以已经用于活性区域411的ART生长，而此时留下从接触区域417至连接区域419的连接路径。[〇〇75]参照图18和图19,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间的结构400的说明性示意图。更具体地，方法可以包括形成第一接触422 和第二接触424,并且移除电介质棒404以及缓冲层406的一部分。应该注意，图18是结构400 的正视图以及图19是结构400的俯视图。
[0076]可以使用诸如例如原子层沉积、分子层沉积、化学气相沉积、原位基团辅助沉积、 有机金属化学气相沉积、分子束外延、物理气相沉积、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积或其任意组合之类的本领域已知的任何沉积技术分别在第一掺杂区域416和第二掺杂区域418的接触区域417中形成第一接触422和第二接触 424。第一接触422和第二接触424可以是本领域已知的任何导电材料，诸如例如钨、铝、银、 金、其合金，或者任何其他导电材料。[〇〇77]可以使用诸如例如湿法或干法刻蚀工艺之类的本领域已知的任何刻蚀技术移除电介质棒404。可以使用对于第一掺杂区域416和第二掺杂区域418、半导体层410呈选择性的各向同性刻蚀技术移除电介质棒404,并且可以使用缓冲层406作为刻蚀停止层。可以使用诸如例如湿法或干法刻蚀工艺之类的本领域已知的任何刻蚀技术移除缓冲层406的一部分。缓冲层406的该部分可以包括缓冲层406在活性区域之下的部分以及第一掺杂区域416 和第二掺杂区域418的一部分。缓冲层406的一部分可以保持在接触区域417下方以用于结构支撑。[〇〇78]参照图20,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构401的说明性示意图。更具体地，方法可以包括SOI衬底，SOI衬底具有在氧化物层434上的硅层432。波导435可以如本领域已知的嵌入在氧化物层434中。应该注意，结构401是具有SOI衬底而不是主体衬底并且具有嵌入式波导435的结构400的备选实施例。应该注意，结构400和结构401可以是具有水平p-n结激光器的实施例。[〇〇79]参照图21和图22,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构500的说明性示意图。更具体地，方法可以开始于在类似于图12和图 13中所示结构400的、具有在衬底102上电介质棒404的结构上形成激光器。应该注意，结构 500可以示出具有垂直p-n结的实施例。额外地，图21是结构500的正视图以及图22是结构 500的俯视图。
[0080]激光器可以包括底部包覆层508、活性区域511以及顶部包覆层512。可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积或物理气相沉积之类的本领域已知的任何沉积技术在缓冲层406上形成底部包覆层508。底部包覆层508可以是本领域已知的任何半导体材料，诸如例如IV族半导体和/或II1-V族半导体。底部包覆层508 可以是原位掺杂的并且可以是P型或n型。在实施例中，底部包覆层508是AlGaAs并且可以是 P掺杂的。
[0081]可以通过使用诸如例如外延生长、化学气相沉积、等离子化学气相沉积、原子层沉积或物理气相沉积之类的本领域已知的任何沉积技术在底部包覆层508上沉积半导体层 510来形成活性区域511。半导体层510可以包括本领域已知的任何半导体材料，诸如例如IV 族半导体和/或II1-V族半导体。在实施例中，半导体层510是决于底部包覆层508的晶格朝向使用形成了成角度顶表面的外延生长而形成的GaAs。半导体层510可以具有与底部包覆层508相同的晶格结构;然而半导体层510可以具有不同的带隙。活性区域511可以包括具有省略了电介质棒的区域(如上参照图14和图15中的活性区域411所述)。活性区域511可以具有类似于参照图15中所述活性区域直径(ad)的活性区域直径(ad)(例如范围从约200nm至约300nm)〇
[0082]可以使用诸如例如外延生长、化学气相沉积、等离子增强化学气相沉积、原子层沉积或物理气相沉积之类的本领域已知的任何沉积技术在半导体层510上形成顶部包覆层 512。顶部包覆层512可以包括本领域已知的任何半导体，诸如例如IV族半导体和/或II1-V 族半导体。在实施例中，顶部包覆层512可以是与使用外延所生长的底部包覆层508相同的材料(例如AlGaAs)。顶壁包覆层512可以是原位掺杂的并且可以包括p型或n型。在实施例中，顶部包覆层512和底部包覆层508可以具有相反的掺杂极性(例如n型顶部包覆层512和p 型底部包覆层508)。顶部包覆层512和底部包覆层508可以用作势皇阻挡层，可以在半导体层510中限制光。
[0083]在实施例中，顶部包覆层512可以在活性区域511的相邻侧上具有顶部接触区域 517以用于后续接触形成。衬底102可以在活性区域511的相邻侧上具有底部接触区域519以用于后续接触形成。[〇〇84]参照图23和图24,提供了根据实施例的使用ART生长在硅上制造激光器结构的方法的中间步骤期间结构500的说明性示意图。更具体地，方法可以包括分别在顶部和底部接触区域517、519中形成顶部和底部接触522、526,并且移除电介质棒404以及缓冲层406的一部分。应该注意，图23是结构500的正视图以及图24是结构500的俯视图。
[0085]可以使用诸如例如原子层沉积、分子层沉积、化学气相沉积、原位基团辅助沉积、 有机金属化学气相沉积、分子束外延、物理气相沉积、溅射、电镀、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积或其任意组合之类的本领域已知的任何沉积技术分别在顶部和底部接触区域517、519中形成顶部和底部接触522、526。顶部和底部接触522、526 可以是本领域已知的任何导电材料，诸如例如钨、铝、银、金、其合金，或者任何其他导电材料。[〇〇86]可以以参照图18和图19如上所述类似的方式移除电介质棒404。缓冲层506的一部分可以保留在活性区域511之下以用于结构支撑和/或用于激光器的导电路径。
[0087]为了示意说明的目的已经展示了本发明的各个实施例的说明，但是并非意在穷举或者限制于所公开的示例。许多修改和变形对于本领域技术人员将是明显的，并未脱离本发明的范围和精神。选择如在此使用的术语以最佳地解释实施例的原理，对市场上找到技术的实际应用或技术改进，或者使得本领域其他技术人员能够理解在此所公开的实施例。
【主权项】
1.一种在半导体上形成激光器的方法，包括:在衬底上形成第一绝缘体层；在所述第一绝缘体层中刻蚀沟槽，从而暴露所述衬底的顶表面；使用纵横比俘获ART生长在所述沟槽中形成缓冲层；在所述缓冲层上形成激光器，所述激光器包括至少一个活性区域以及顶部包覆层；以 及在所述顶部包覆层上形成顶部接触以及在所述衬底上形成底部接触。2.根据权利要求1所述的方法，其中，所述激光器是边缘发光激光器。3.根据权利要求1所述的方法，其中，所述激光器是微盘激光器。4.根据权利要求3所述的方法，进一步包括:在所述缓冲层和所述活性区域之间形成底部包覆层；移除所述第一绝缘体层；移除所述缓冲层的一部分，其中缓冲层直径小于激光器直径；以及 在第二绝缘体层中形成波导，所述第二绝缘体层在所述衬底上，以及所述波导与所述 激光器相邻。5.根据权利要求4所述的方法，进一步包括:在所述第一绝缘体层上形成半导体层，其中所述半导体层在所述第一绝缘体层与所述 第二绝缘体层的在所述第一绝缘体层上方的部分之间。6.根据权利要求1所述的方法，其中，所述顶部包覆层是AlGaAs并且所述活性区域是 GaAs〇7.根据权利要求1所述的方法，其中，所述衬底是硅。8.—种在半导体上形成激光器的方法，包括:在衬底上形成电介质棒的集合；使用ART生长在所述衬底上形成缓冲层，其中所述缓冲层的一部分在所述电介质棒之 间，以及生长缺陷终止于所述电介质棒的表面处；在所述缓冲层上形成半导体层，所述半导体层包括在所述电介质棒之间的活性区域； 在所述半导体层中形成第一掺杂区域和第二掺杂区域，所述第一掺杂区域和所述第二 掺杂区域在所述活性区域的相对侧上，所述第一掺杂区域和所述第二掺杂区域均具有连接 区域和接触区域，所述连接区域比所述接触区域更靠近所述活性区域；形成在所述第一掺杂区域的所述接触区域中的第一接触、以及在所述第二掺杂区域的 所述接触区域中的第二接触；以及移除所述电介质棒以及所述缓冲层的一部分，其中所述活性区域并未直接地接触剩余 的缓冲层。9.根据权利要求8所述的方法，其中，激光器包括所述第一掺杂区域和所述第二掺杂区 域以及所述活性区域。10.根据权利要求8所述的方法，其中，所述活性区域通过所述第一掺杂区域与所述第 一接触电连接，并且通过所述第二接触区域与所述第二接触电连接。11.根据权利要求8所述的方法，其中，所述第一掺杂区域和所述第二掺杂区域是 AlGaAs并且所述活性区域是GaAs。12.根据权利要求8所述的方法，其中，所述活性区域具有在200nm和300nm之间的直径。13.根据权利要求8所述的方法，其中，所述衬底是绝缘体上半导体SOI，所述绝缘体上 半导体包括在氧化物层上的硅层，所述氧化物层是基底衬底。14.根据权利要求13所述的方法，进一步包括:在所述氧化物层中形成波导，所述波导的一部分在所述活性区域下方。15.—种在半导体上形成激光器的方法，包括:在衬底上形成电介质棒的集合；使用ART生长在所述衬底上形成缓冲层，其中所述缓冲层的一部分在所述电介质棒之 间，以及生长缺陷终止于所述电介质棒的表面处；在所述缓冲层上形成激光器，所述激光器包括在所述缓冲层上的底部包覆层、在所述 底部包覆层上的半导体层、以及在所述半导体层上的顶部包覆层，其中所述激光器包括活 性区域，所述顶部包覆层包括顶部接触区域，以及所述衬底包括底部接触区域；形成在所述顶部接触区域中的所述顶部包覆层上的顶部接触，以及在所述底部接触区 域中的所述衬底上的底部接触；以及移除所述电介质棒和所述缓冲层的一部分，其中所述缓冲层的剩余部分在所述活性区 域和所述衬底之间。16.根据权利要求15所述的方法，其中，所述活性区域通过所述顶部包覆层与所述顶部 接触电连接，并且通过所述缓冲层和所述衬底与所述底部接触电连接。17.根据权利要求15所述的方法，其中，所述顶部包覆层和所述底部包覆层是AlGaAs并 且所述活性区域是GaAs。18.根据权利要求15所述的方法，其中，所述活性区域具有在200nm和300nm之间的直径。19.根据权利要求15所述的方法，其中，所述缓冲层是II1-V族半导体。20.根据权利要求15所述的方法，其中，所述衬底是硅。
【文档编号】H01S5/323GK106025799SQ201610188751
【公开日】2016年10月12日
【申请日】2016年3月29日
【发明人】郑政玮, E·里欧班端, 李宁, D·K·萨达纳, 徐崑庭
【申请人】国际商业机器公司