平面高压串联led集成芯片的制作方法
【技术领域】
[0001]本实用新型涉及一种平面高压串联LED集成芯片。
【背景技术】
[0002]现有常见的LED单芯片的P型电极与N型电极分别位于P型外延层顶部的透光导电层及N型外延层上，二者不在同一个平面内，即非平面LED芯片。非平面LED芯片在打线时容易造成金属导线断裂，产品良率低；目前普遍使用在衬底上生成图形的方式来提高底部反射光，即图形化衬底(Patterned Sapphire Substrate，简称PSS)技术，使得LED芯片的制造成本尚。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是克服现有技术的不足，提供一种结构合理、成本低、便于连接、光反射率高的平面高压串联LED集成芯片。
[0004]本实用新型的平面高压串联LED集成芯片所采用的技术方案是:本实用新型的平面高压串联LED集成芯片包括LED外延片，所述LED外延片包括蓝宝石衬底、依次位于所述蓝宝石衬底正面的缓冲层、N型外延层、量子阱发光层、P型外延层、透光导电层，所述LED外延片上形成若干个串联的LED器件，每个所述LED器件的四周均设有蚀刻形成的阶梯孔，所述阶梯孔的第一阶梯深入到所述N型外延层内，所述阶梯孔的第二阶梯深入到所述蓝宝石衬底的上表面形成隔离槽，以将相邻不同电位的LED器件电隔离，每个所述LED器件于所述透光导电层上均设有一个P型内电极，所述阶梯孔及所述透光导电层的外露表面覆盖氮化硅层，所述氮化硅层的外表面覆盖旋涂玻璃层，所述旋涂玻璃层将所述阶梯孔填平，所述旋涂玻璃层的上表面与所述透光导电层的上表面平行，每个所述LED器件均包括分别穿过所述旋涂玻璃层及所述氮化硅层的P+电极、N-电极，所述P+电极与所述P型内电极相接触电性连接，所述N-电极与所述N型外延层相接触电性连接，所述旋涂玻璃层上设有若干个分离的金属连接层及阳极接点、阴极接点，所述金属连接层将一个所述LED器件的所述N-电极及与其相邻的另一个所述LED器件的所述P+电极相电连接，以使所述LED器件形成串联电路，所述阳极接点与串联电路中首个所述LED器件的所述P+电极相电连接，所述阴极接点与串联电路中末端所述LED器件的所述N-电极相电连接，所述蓝宝石衬底背面设有背金层O
[0005]所述N型外延层是GaN外延层，所述P型外延层包括P型AlGaN外延层和P型GaN外延层，所述量子阱发光层是InGaN/GaN量子阱，所述透光导电层是导电玻璃。
[0006]所述蓝宝石衬底的厚度为80?110微米。
[0007]所述缓冲层的厚度为300 ±50埃；所述N型外延层的厚度为4.5±0.5微米，所述P型外延层的厚度为0.9±0.1微米；所述透光导电层的厚度为2400±250埃。
[0008]所述氮化硅层的厚度为2000±200埃。
[0009]所述P型内电极自内向外由厚度2000±200埃的镍和厚度为100±10埃的金构成。
[0010]所述金属连接层自内向外由厚度为100土 10埃的钛、厚度为1000土 100埃的铝、厚度为100±10埃的钛以及厚度为1000±100埃的金构成。
[0011]所述背金层自内向外依次由厚度为500 ±50埃的钛、厚度为1000 ± 100埃的镍、厚度为5000±500埃的银、厚度30000±3000埃的锡以及厚度为3000±300埃的银构成。
[0012]所述第一阶梯孔深入到所述N型外延层内的深度是所述N型外延层总高度的三分之一O
[0013]本实用新型的有益效果是:由于本实用新型的平面高压串联LED集成芯片包括LED外延片，所述LED外延片包括蓝宝石衬底、依次位于所述蓝宝石衬底正面的缓冲层、N型外延层、量子阱发光层、P型外延层、透光导电层，所述LED外延片上形成若干个串联的LED器件，每个所述LED器件的四周均设有蚀刻形成的阶梯孔，所述阶梯孔的第一阶梯深入到所述N型外延层内，所述阶梯孔的第二阶梯深入到所述蓝宝石衬底的上表面形成隔离槽，以将相邻不同电位的LED器件电隔离，每个所述LED器件于所述透光导电层上均设有一个P型内电极，所述阶梯孔及所述透光导电层的外露表面覆盖氮化硅层，所述氮化硅层的外表面覆盖旋涂玻璃层，所述旋涂玻璃层将所述阶梯孔填平，所述旋涂玻璃层的上表面与所述透光导电层的上表面平行，每个所述LED器件均包括分别穿过所述旋涂玻璃层及所述氮化硅层的P+电极、N-电极，所述P+电极与所述P型内电极相接触电性连接，所述N-电极与所述N型外延层相接触电性连接，所述旋涂玻璃层上设有若干个分离的金属连接层及阳极接点、阴极接点，所述金属连接层将一个所述LED器件的所述N-电极及与其相邻的另一个所述LED器件的所述P+电极相电连接，以使所述LED器件形成串联电路，所述阳极接点与串联电路中首个所述LED器件的所述P+电极相电连接，所述阴极接点与串联电路中末端所述LED器件的所述N-电极相电连接，所述蓝宝石衬底背面设有背金层；本实用新型采用平面工艺技术，使得芯片表面平坦，所述P+电极、所述N-电极、所述金属连接层及所述阳极接点、所述阴极接点一次性生成，克服了非平面LED芯片由于电极错位在打线时容易造成金属导线断裂的缺陷，提高了产品良率，因此本实用新型LED芯片的结构更合理，便于连接，工艺简便；使用背金工艺，所述背金层能够提高反射光的反射率、降低成本；由于所述透光导电层与所述旋涂玻璃层之间设有氮化硅层，以及每个所述LED器件的四周均设有隔离槽，将相邻不同电位的LED器件(100)电隔离，因此耐高压性能好；故本实用新型结构合理、成本低、便于连接、光反射率高，是一种平面高压串联LED集成芯片。
【附图说明】
[0014]图1是本实用新型实施例的平面高压串联LED集成芯片的正面结构示意图；
[0015]图2是图1所示的平面高压串联LED集成芯片的电路原理图；
[0016]图3是图1所示的平面高压串联LED集成芯片的A — A断面结构示意图；
[0017]图4是图1所示的平面高压串联LED集成芯片的B — B断面结构示意图；
[0018]图5是图1所示的平面高压串联LED集成芯片的制造方法步骤(a)完成后的A —A断面结构示意图；
[0019]图6是图1所示的平面高压串联LED集成芯片的制造方法步骤(b)过程的A — A断面结构示意图；
[0020]图7是图1所示的平面高压串联LED集成芯片的制造方法步骤(b)完成后的A —A断面结构示意图；
[0021]图8是图1所示的平面高压串联LED集成芯片的制造方法步骤(C)过程的A — A断面结构示意图；
[0022]图9是图1所示的平面高压串联LED集成芯片的制造方法步骤⑷过程的A — A断面结构示意图；
[0023]图10是图1所示的平面高压串联LED集成芯片的制造方法步骤(e)完成后的A —A断面结构示意图；
[0024]图11是图1所示的平面高压串联LED集成芯片的制造方法步骤(f)过程的A —A断面结构示意图；
[0025]图12是图1所示的平面高压串联LED集成芯片的制造方法步骤(f)完成后的A —A断面结构示意图；
[0026]图13是图1所示的平面高压串联LED集成芯片的制造方法步骤(g)完成后的A —A断面结构示意图；
[0027]图14是图1所示的平面高压串联LED集成芯片的制造方法步骤(h)过程的A —A断面结构示意图；
[0028]图15是图1所示的平面高压串联LED集成芯片的制造方法步骤(h)完成后的A —A断面结构示意图。
【具体实施方式】
[0029]如图1?图4所示，本实施例的平面高压串联LED集成芯片包括LED外延片，所述LED外延片包括蓝宝石衬底1、依次位于所述蓝宝石衬底I正面的缓冲层5、N型外延层2、量子阱发光层6、P型外延层、透光导电层4，所述N型外延层2是GaN外延层，所述P型外延层包括P型AlGaN外延层7和P型GaN外延层3，所述量子阱发光层6是InGaN/GaN量子阱，所述透光导电层4是导电玻璃，所述蓝宝石衬底I的厚度为80?110微米，所述缓冲层5的厚度为300 ±50埃；所述N型外延层2的厚度为4.5±0.5微米，所述P型外延层的厚度为0.9±0.1微米；所述透光导电层4的厚度为2400 ±250埃；所述LED外延片上形成九个串联的LED器件100，每个所述LED器件100的四周均设有蚀刻形成的阶梯孔，所述阶梯孔的第一阶梯深入到所述N型外延层2内，所述阶梯孔的第二阶梯深入到所述蓝宝石衬底I的上表面形成隔离槽60，以将相邻不同电位的LED器件100电隔离，每个所述LED器件100于所述透光导电层4上均设有一个P型内电极71，所述P型内电极71自内向外由厚度2000 土 200埃的镍和厚度为100 土 10埃的金构成，所述阶梯孔及所述透光导电层4的外露表面覆盖氮化硅层8，所述氮化硅层8的厚度为2000±200埃，所述氮化硅层8的外表面覆盖旋涂玻璃层9，所述旋涂玻璃层9将所述阶梯孔填平，所述旋涂玻璃层的上表面与所述透光导电层4的上表面平行，每个所述LED器件100均包括分别穿过所述旋涂玻璃层9及所述氮化硅层8的P+电极86、N-电极88，所述P+电极86与所述P型内电极71相接触电性连接，所述N-电极88与所述N型外延层2相接触电性连接，所述旋涂玻璃层9上设有若干个分离的金属连接层80及阳极接点81、阴极接点82，所述金属连接层80将一个所述LED器件100的所述N-电极88及与其相邻的另一个所述LED器件100的所述P+电极86相电连接，以使所述LED器件100形成串联电路，所述阳极接点81与串联电路中首个所述LED器件100的所述P+电极86相电连接，所述阴极接点82与串联电路中末端所述LED器件100的所述N-电极88相电连接，所述金属连接层80及所述阳极接点81、所述阴极接点82自内向外均由厚度为100±10埃的钛、厚度为1000±100埃的铝、厚度为100±10埃的钛以及厚度为1000±100埃的金构成，使用铝作为电极材料，降低工艺成本，所述蓝宝石衬底I背面设有背金层90，所述背金层90自内向外依次由厚度为500±50埃的钛、厚度为1000±100埃的镍、厚度为5000 ±500埃的银、厚度30000 ±3000埃的锡以及厚度为3000 ±300埃的银构成，提高反射光的反射率，降低成本。
[0030]本实用新型的平面高压串联LED集成芯片中，所述LED器件100的数量不限于九个，实施例中仅是举例说明。
[0031]如图5?图15所示，本实施例的平面高压串联LED集成芯片的制造方法包括以下步骤:
[0032](a)形成LED外延片:采用化学气相沉积法形成LED外延片，所述LED外延片包括蓝宝石衬底1、依次位于所述蓝宝石衬底I正面的缓冲层5、