专利名称：单台面串联平面pn结芯片及其制造方法
技术领域：
本发明涉及一种半导体器件制作方法，尤其与台面型串联平面PN结芯片及其制 造方法有关。
背景技术：
在同一芯片上制作两个异向串联的PN结对形成所需要的器件特性有着重要意 义。例如晶体管由经过特殊设计的两个串联的曲面结或一个曲面结+ —个平面结构成，一 般采用平面工艺或平面+台面工艺实现；而对于某些器件例如双向瞬变电压抑制二极管和 双向触发管则由两个串联的平面结构成，一般通过对每个结单独做一个台面来实现钝化。 也有一些由串联平面结构成的芯片在封装过程中实现表面钝化。但这样的芯片不能实现小 尺寸的表面贴装式封装，当两个串联的平面PN结距离很近时，对每个结单独做一个台面来 实现钝化将变得十分困难甚至不可能。然而这样的要求恰恰是为获得芯片的电特性及封装 特性所必须的。另一方面，现有的双台面晶圆还存在着难以进行自动中测的问题对于双台 面晶圆，在进行中测时需分两面分别测试，因此无法实现晶圆的全自动探针测试。为解决双 平面结串联芯片的钝化问题，本发明提供了涉及扩散工艺及钝化工艺的单台面串联平面PN 结芯片制造方法。
发明内容
本发明的目的是提供一种可解决平面串联芯片的钝化问题，以及可方便进行自动 中测的单台面串联平面PN结芯片。 本发明的第二个目的是提供一种上述单台面串联平面PN结芯片的制造方法。
为达到上述第一个目的，本发明是通过以下技术方案实现的 —种单台面串联平面PN结芯片，包括硅基片，该硅基片是一个具有第一主表面和 与该第一主表面相对的第二主表面的基片，在硅基片上直接或间接形成有串联平面型的第 一 PN结和第二 PN结。其中，第一 PN结和第二 PN结边缘设有单台面，该两个PN结暴露在 同一单台面侧壁，在单台面侧壁上形成有钝化层，该钝化层对前述第一 PN结和第二 PN结实 施完全的包封。 作为对上述技术方案的进一步设置，钝化层为玻璃钝化层或者CVD沉积膜。
上述第一 PN结和第二 PN结依据硅基片的导电类型不同可形成PNP型或NPN型。
为达成上述第二个目的，本发明提供了一种制作单台面串联平面PN结芯片的方 法，包括以下步骤 a.在第一导电类型的硅基片第一主表面和第二主表面两面同时掺入第二导电型 杂质，这一过程通过扩散的方法实现，此过程在硅基片第一主表面和第二主表面两面形成 第二导电类型层，即形成串联PN结； b.将硅基片第一主表面研磨，使第一PN结到硅基片研磨后的表面的距离符合预 定深度；
c.在硅基片研磨后的表面进行光刻、腐蚀，形成单台面，使两个PN结均暴露在单 台面侧壁； d.在单台面侧壁做一层玻璃或CVD沉积膜或其他钝化层，使PN结与外界隔离；
e.采用镀镍或蒸镀的方式完成表面金属化。 在采用上述方法最终形成的串联平面PN结中，在采用上述方法最终形成的串联 平面PN结中，距硅基片研磨后的表面相对较远的第一 PN结，其与研磨后表面之间的距离要 小于其与硅基片第二主表面之间的距离，第二 PN结位于第一 PN结与研磨后的表面之间。
或者，作为制作单台面串联平面PN结芯片的另一种方法，包括以下步骤
a.在第一导电类型硅基片的第一主表面外延一层第二导电类型层，形成第一PN 结； b.在外延层距离硅基片第一主表面较远的外延层面掺入高浓度的可使外延层重 新变为电阻率更低的第一导电类型层的杂质，这一过程通过扩散的方法实现，此时形成第 二PN结； c.在距离硅基片第一主表面较远的外延层面进行光刻、腐蚀，形成单台面，使两个 PN结均暴露在单台面侧壁； d.在单台面侧壁做一层玻璃或CVD沉积膜或其他钝化层，使PN结与外界隔离；
e.采用镀镍或蒸镀的方式完成表面金属化。 在采用上述方法最终形成的串联平面PN结中，距硅基片的外延层面相对较远的 第一 PN结，其与外延层面之间的距离要小于其与硅基片第二主表面之间的距离，第二 PN结 位于第一 PN结与硅基片的外延层面之间。 本发明由于采用了上述技术方案，与现有技术相比具有以下优点(一)解决了双 台面晶圆无法自动中测的问题对于双台面晶圆，在进行中测时需分两面分别测试，因此无 法实现晶圆的全自动探针测试。对于本发明由于采用了单台面造型技术，在晶圆自动中测 时只需设置极性转换和测试时间即可在不翻面的情况下完成晶圆测试；(二 )可实现全自 动作业对于双台面晶圆测试时分面进行测试、打点，当机械手取料时，位于晶粒背面的打 点图形无法被机器识别，因此双台面晶圆无法实现全自动作业。对于本发明由于只有单台 面，测试、打点均可在一面完成，因此可以实现全自动作业；(三)对于两个串联平面PN结 距离较近时采用单面光刻、腐蚀的方法，其操作简单，台面工艺容易实现，成品率较高。
图1是现有NPN型双台面串联平面PN结芯片侧视结构示意图；
图2a是本发明NPN型串联平面PN结采用扩散方式形成过程示意图；
图2b是本发明NPN型串联平面PN结采用外延+扩散方式形成过程示意图；
图3是本发明NPN型单台面串联平面PN结芯片台面及钝化形成过程示意图。
具体实施例方式
下面结合附图对本发明的实施例作进一步详细的描述。 实施例1 :如图2a和图3所示， 一种制作单台面串联平面PN结芯片的方法包括 a.在第一导电类型的硅基片1第一主表面101和第二主表面102两面同时掺入第二导电型杂质，这一过程可通过扩散的方法实现，此过程在硅基片1第一主表面101和第二主表面 102两面形成第二导电类型层，即形成串联平面PN结2和3，b.将硅基片l第一主表面101 研磨，使PN结2到硅基片1研磨后的表面103的距离符合预定深度，c.在硅基片1研磨后 的表面103进行光刻、腐蚀，形成单台面4，使PN结2和3均暴露在单台面4侧壁，d.在单 台面4侧壁做一层玻璃或CVD沉积膜或其他钝化层5，使PN结2和3与外界隔离，e.采用 镀镍或蒸镀的方式完成表面金属化。 实施例2 :如图2b和图3所示，一种制作单台面串联平面PN结芯片的方法包括 a.在第一导电类型硅基片1的第一主表面101外延一层第二导电类型层201，形成单个平 面PN结2，b.在外延层201距离硅基片1第一主表面101较远的外延层面202掺入高浓度 的可使外延层201重新变为电阻率更低的第一导电类型层的杂质，这一过程可通过扩散的 方法实现，此时形成另一平面PN结3， c.在距离硅基片l第一主表面IOI较远的外延层面 202进行光刻、腐蚀，形成单台面4，使PN结2和3均暴露在单台面4侧壁，d.在单台面4侧 壁做一层玻璃或CVD沉积膜或其他钝化层5，使PN结2和3与外界隔离，e.采用镀镍或蒸 镀的方式完成表面金属化。 以上两种方法都可以完成本发明单台面串联平面PN结芯片，如图2和图3所示， 采用实施例1的方法，在最终形成的串联平面PN结中，距硅基片(1)研磨后的表面(103) 相对较远的第一PN结(2)，其与研磨后表面(103)之间的距离要小于其与硅基片(1)第二 主表面(102)之间的距离，第二PN结(3)位于第一PN结(2)与研磨后的表面(103)之间。
采用实施例2的方法，在最终形成的串联平面PN结中，距硅基片(1)的外延层面 (202)相对较远的第一PN结(2)，其与外延层面(202)之间的距离要小于其与硅基片(1) 第二主表面(102)之间的距离，第二PN结(3)位于第一PN结(2)与硅基片(1)的外延层 面(202)之间。 以上对本发明作了详细说明，不能认为本发明的保护范围仅局限于上述实施方 式。如果与本发明权利要求的技术方案没有产生本质上的区别，对上述实施方式的推演或 替换仍然被视为在本发明的保护范围之内。
权利要求
一种单台面串联平面PN结芯片，包括硅基片(1)，所述硅基片(1)，是一个具有第一主表面(101)和与所述第一主表面(101)相对的第二主表面(102)的基片，在所述硅基片(1)上直接或间接形成有串联平面型的第一PN结(2)和第二PN结(3)，其特征在于所述第一PN结(2)和第二PN结(3)边缘设有单台面(4)，第一PN结(2)和第二PN结(3)均暴露在同一单台面(4)侧壁，在单台面(4)侧壁上形成有钝化层(5)，该钝化层对前述两个PN结实施完全的包封。
2. 根据权利要求1所述单台面串联平面PN结芯片，其特征在于所述钝化层为玻璃钝 化层或者CVD沉积膜。
3. 根据权利要求1或2所述单台面串联平面PN结芯片，其特征在于所述第一 PN结(2) 和第二PN结(3)依据硅基片(1)的导电类型不同可形成PNP型或NPN型。
4. 一种制作单台面串联平面PN结芯片的方法，其特征在于包括以下步骤a. 在第一导电类型的硅基片(1)第一主表面(101)和第二主表面(102)两面同时掺 入第二导电型杂质，这一过程通过扩散的方法实现，此过程在硅基片(1)第一主表面(101) 和第二主表面(102)两面形成第二导电类型层，即形成串联PN结(2)和(3);b. 将硅基片(1)第一主表面(101)面研磨，使第一PN结(2)到硅基片(1)研磨后的表 面(103)的距离符合预定深度；c. 在硅基片(1)研磨后的表面(103)进行光刻、腐蚀，形成单台面(4)，使PN结(2)和(3) 均暴露在单台面(4)侧壁;d. 在单台面(4)侧壁做一层玻璃或CVD沉积膜或其他钝化层(5)，使PN结(2)和(3) 与外界隔离；e. 采用镀镍或蒸镀的方式完成表面金属化。
5. 根据权利要求4所述制作单台面串联平面PN结芯片的方法，其特征在于最终形成 的串联平面PN结中，距硅基片(1)研磨后的表面(103)相对较远的第一PN结(2)，其与研 磨后表面(103)之间的距离要小于其与硅基片(1)第二主表面(102)之间的距离，第二PN 结(3)位于第一PN结(2)与研磨后的表面(103)之间。
6. —种制作单台面串联平面PN结芯片的方法，其特征在于包括以下步骤a. 在第一导电类型硅基片(1)的第一主表面(101)面外延一层第二导电类型层 (201)，形成第一PN结(2);b. 在外延层(201)距离硅基片(1)第一主表面(101)较远的外延层面(202)掺入高浓 度的可使外延层(201)重新变为电阻率更低的第一导电类型层的杂质，这一过程通过扩散 的方法实现，此时形成第二PN结(3);c. 在距离硅基片(1)第一主表面(101)较远的外延层面(202)进行光刻、腐蚀，形成单 台面(4)，使PN结(2)和(3)均暴露在单台面(4)侧壁;d. 在单台面(4)侧壁做一层玻璃或CVD沉积膜或其他钝化层(5)，使PN结(2)和(3) 与外界隔离；e. 采用镀镍或蒸镀的方式完成表面金属化。
7. 根据权利要求6所述制作单台面串联平面PN结芯片的方法，其特征在于最终形成 的串联平面PN结中，距硅基片(1)的外延层面(202)相对较远的第一PN结(2)，其与外延 层面(202)之间的距离要小于其与硅基片(1)第二主表面(102)之间的距离，第二PN结(3)位于第一PN结(2)与硅基片(1)的外延层面(202)之间。
全文摘要
本发明公开了一种单台面串联平面PN结芯片及其制作方法。该PN结芯片包括硅基片及直接或间接制作于其上的串联平面PN结，在两个PN结的边缘设有单台面，在台面侧壁还覆盖有玻璃或CVD沉积膜或其他钝化材料。其制作方法包括在硅基片上形成串联平面PN结；形成单台面，使串联平面PN结均暴露在单台面侧壁；在单台面侧壁形成钝化层，使PN结与外界隔离；完成表面金属化。
文档编号H01L21/306GK101719507SQ20091015302
公开日2010年6月2日 申请日期2009年9月28日 优先权日2009年9月28日
发明者保爱林, 王海滨, 邓爱民 申请人:绍兴科盛电子有限公司