专利名称：升压电路的制作方法
技术领域：
本发明涉及发生比动作电压高的电压或负电压的半导体电气供给泵电路以及使用了该电路的半导体集成电路。
背景技术：
在Flash、EEPROM的非易失性存储器的清除、写入时，为了使用隧道效应或热电子、热空穴技术，需要12V左右的高电压。发生高电压的以往的电气供给泵(charge pump)方式的升压电路在文献IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.32，NO.8，AUGUST 1997“A Dynamic Analysis of the Dicson Charge Pump”中介绍、解析的那样，一般已知把使电荷移动的MOS晶体管(以后，称为「传输MOS」)连接到二极管的Dicson型电气供给泵，由于电路构成非常简单，因此广泛地被使用。在图1、图2中示出Dicson型电气供给泵的结构图。图1是也在上述IEEE文献中记载的概念框图，图2是把图1的缓冲器置换成n型MOS的例子。在图2中，使n型MOS的漏极与栅极短路，连接在漏极与源极上的电容器的另一侧施加CLK。CLK与CLKn如图3所示，为互补的关系。在CLKn为“High”、CLK为“Low”时，由于1级、3级的奇数级的漏极电位比源极电位高，因此，在奇数级的n型MOS中流动漏极电流，向C1、C3的奇数电容器充入电荷。相反，CLK为“High”、CLKn为“Low”时，2级、4级的偶数级的漏极电位比源极电位高，因此，在偶数级的n型MOS中流动漏极电流，电荷从奇数电容器C1、C3向偶数电容器C2、C4移动。
如果把构成该Dicson型电气供给泵的n型MOS晶体管的阈值电压设为Vt，则输出电压Vout能够用式(1)表示。
Vout＝(Vcc-Vt)×N+Vcc(1)N级数Vcc电源电压然而，随着接近输出端，n型MOS晶体管的漏极、源极电压升压，源极衬底间电压Vsb上升，由衬底效应发生的NMOS晶体管的阈值电压Vt如式(2)所示那样上升。
Vt=Vt0+γ(2φf+Vsb-2φf)---(2)]]>Vt0Vsb＝0V时的Vtγ衬底效应系数φf衬底费米能级进而，由于根据式(2)，Vt＝Vcc时的Vsb可以说是升压电压的最大电压，所以能够通过式(3)计算出升压最大电压Vout_max。
Vout_max(=Vsb)=(Vcc-Vt0γ+2φf)2-2φf---(3)]]>图4表示了电源电压Vcc和升压电压Vout的计算值。从图4可知，在Dicson型电气供给泵中，升压电压Vout_max取决于电源电压。目前还正在研究Dicson型电气供给泵的改良型。在特开平11-308856「电气供给泵电路装置」中，把n型MOS分离成多个组，通过缓慢升高衬底电位来抑制由衬底效应引起的n型MOS的Vt上升。
上述以往技术的Dicson型电气供给泵通过伴随着升压，n型MOS的源极衬底间电压Vsb上升，根据衬底效应的影响，n型MOS的阈值电压Vt上升，升压电压的最大值便被决定了。其结果，在低于3V的低电源电压下，不能够生成非易失性存储器的清除、写入所需要的12V左右的高电压。
另外，即使如特开平11-308856「电气供给泵电路装置」中那样的通过把n型MOS分离为多个组，缓慢升高衬底电位，抑制衬底效应的影响，在多个组中也会有达不到Vsb＝0V的n型MOS，不能够去除全部n型MOS的衬底效应。
另外，在特开2003-45193「半导体电气供给泵电路以及非易失性半导体存储器」中，在用前两级的充电电压作为n型MOS的衬底电位的方式中，把每一级不同的电压值设定为n型MOS的衬底电位，但是，Vsb至少一级部分的电压增幅值成为Vga(＝Vcc-Vt)，发生衬底效应。
本发明目的在于提供没有衬底效应影响的电气供给泵电路，同时，提供效率良好的电路构成以及能够发生正或负的高压电压的电气供给泵电路。
发明内容
为了解决上述的课题，通过添加控制输送电荷的n型MOS的衬底的MOS，如果是n型MOS，则通过始终在漏极或源极电位的某一个低电位上设定衬底电位，取作Vsb＝0V，去除衬底效果影响。
在成为Vsb＝0V时，式(2)的第2项能够为0，但是残留第1项的Vt0。为了使该n型MOS的Vt0成为0V，在n型MOS的栅极上通过电容器Cg施加大于(电源电压+Vt0)电压的同时，用在该n型MOS上设定的栅极电压控制下一级n型MOS的栅极电位，提高充电传递效率。
图1是以往的Dicson型电气供给泵的结构图。
图2是以往的Dicson型电气供给泵的电路图。
图3表示时钟波形。
图4是表示Dicson型电气供给泵升压电压计算值的曲线。
图5是本发明第1实施例的电气供给泵电路的整体电路图。
图6是本发明第1实施例的电气供给泵电路的部分电路图。
图7是本发明第1实施例的电气供给泵电路的CLK X1期间的电路说明图。
图8是本发明第1实施例的电气供给泵电路的CLK X2期间的电路说明图。
图9是本发明第1实施例的电气供给泵电路的定时图。
图10是本发明第1实施例的电气供给泵电路的仿真电路图。
图11是表示本发明电气供给泵电路仿真结果的曲线。
图12是2倍压CLK发生电路。
图13是本发明第2实施例的负高压电压发生电气供给泵的电路图。
图14是本发明第2实施例的电气供给泵电路的CLK X1期间的电路说明图。
图15是本发明第2实施例的电气供给泵电路的CLK X2期间的电路说明图。
图16是表示本发明第3实施例的正高压电压发生电气供给泵的电路图。
图17是表示本发明第4实施例的负高压电压发生电气供给泵的电路图。
图18是表示本发明第5实施例的正负高压电压发生电气供给泵的电路图。
图19是表示本发明第6实施例的高压电压发生电气供给泵的电路结构图。
图20是表示本发明第7实施例的串联型电气供给泵的电路图。
图21是搭载本发明的电气供给泵电路的IC卡的硬件结构图。
具体实施例方式
以下，根据
本发明的实施例。本申请发明对电路元件没有限制，由众所周知的Si半导体集成电路实现。在本申请的附图中，反向栅极具有向内的箭头表示n型MOSFET。另外，反向栅极具有外侧箭头并且在栅极上加上了圆圈标记的表示p型MOSFET。
本申请的说明书中，把MOSFET(Metal Oxide SemiconductorField Effect Transistor金属氧化物半导体场效应晶体管)简称为MOS。另外，本申请一般能够适用于MISFET。
在图5中表示了作为本发明的电气供给泵电路的第1实施例的发生正高电压的整体电路，图6中表示抽取出电气供给泵级的一部分。本申请的电气供给泵电路串联多级连接了包括4个n型MOS和2个电容器的基本泵单元。基本泵单元由把电荷输送到下一级的传输MOS(TMOS)、起到把TMOS的衬底(称为阱)连接到传输MOS的漏极或源极上的连接电路作用的衬底控制MOS、起到把传输MOS的栅极电位连接到漏极上的连接电路作用的栅极电压设定MOS、将从TMOS输送的电荷进行充入的充电电容器(C)、把2VCLK或2VCLKn的电位传送给TMOS的栅极的传输栅极电容器(Cg)构成。另外，TMOS的栅极连接在下一级的栅极电压设定MOS的栅极。但是，第一级栅极电压设定MOS的栅极连接在TMOS与充电电容器的连接点上。这些传输MOS、衬底控制MOS以及栅极电压设定MOS全部使用nMOS。
2相的时钟信号CLK、CLKn把动作电压Vcc作为振幅。时钟信号CLK、CLKn的输出定时当时钟信号CLK是动作电压Vcc时，CLKn是0V，当时钟信号CLK是0V时，CLKn是动作电压Vcc，成为相互间为反相关系的时钟信号。
另外，2相的时钟信号2VCLK、2VCLKn把动作电压2倍的2Vcc作为振幅。与CLK、CLKn相同，2VCLK、2VCLKn相互间为反相关系的时钟信号。
以下，参照图7、8说明动作。
在图7的CLK X1期间，由于CLK＝0V，2VCLKn＝2Vcc，所以，传输MOS的栅极n3电位大于等于2Vcc，T1导通(ON)，从Vcc向充电电容器C1供给电荷，最终n1电位成为Vcc。由此，由于充电电容器C1在充电期间n1电位小于等于Vcc，因此，nMOS栅极连接于n1电位，源极或漏极大于等于Vcc的t2、t3截止(OFF)。另外，nMOS栅极与Vcc相连接，源极或漏极小于等于Vcc的t1导通(ON)，作为传输MOS的T1的衬底电位n2成为n1电位，与TMOS的漏极或源极的低电位连接。这里，通过传输nMOS的Vt0通常不足Vcc，作为传输nMOS的栅极电位的n3大于等于2Vcc，没有Vt0的损失，n1电位上升至Vcc。
在第2级中，由于CLKn＝Vcc，2VCLK＝0V，因此，如果把在充电电容器C2中充电的电荷记为Q2，则n4电位成为(Q2/C2)+Vcc。这里，如果全部输送从第1级开始的C1的充电电荷，则可以说Vcc+(Q1/C1)＝(Q2/C2)＝2Vcc，因此，n4电位成为3Vcc，因为n4电位＞n1电位，则nMOS栅极连接于n4电位的t5导通(ON)，nMOS栅极连接于n1电位的t4截止(OFF)。通过t5导通(ON)，传输nMOS T2的衬底电位n5成为n1电位。另外，nMOS栅极连接于n3电位的t6导通(ON)，作为T2栅极电位的n6电位成为n5电位，T2截止(OFF)。
第3级以后的奇数(2N-1)级(N大于等于1)与第1级相同，TMOS导通(ON)，充电电容器C(2N-1)和TMOS的连接点成为Vcc×(2N-1)。另外，偶数第2N级，TMOS截止(OFF)，充电电容器C(2N)和TMOS的连接点成为Vcc+Vcc×2N。
在图8的CLK X2期间，由于CLK＝Vcc、2VCLKn＝0V，所以，n1电位在X1期间向充电电容器C1充电成为上升电位Vcc+Vcc＝2Vcc。由此，在n1电位上连接了nMOS栅极的t2、t3导通(ON)，传输nMOS的栅极电位n3以及衬底电位n2成为Vcc，T1截止(OFF)。
在第2级中，由于CLKn＝0V、2CLK＝Vcc，n4电位小于等于2Vcc，因此，n1电位≥n4电位，n1电位连接在nMOS栅极的t4导通(ON)，n4电位连接在nMOS栅极的t5截止(OFF)。由此，传输MOS T2的衬底电位n5成为n4电位。另外，成为Vcc的n3电位连接在nMOS栅极的t6截止(OFF)，n6电位在X1期间成为Vcc的电位上，加上2VCLKn＝2Vcc，成为3Vcc，T2导通(ON)。由此，电荷从充电电容器C1向C2移动，n4电位最终成为2Vcc。
第3级以后的奇数第(2N-1)级(N是大于等于1)与第1级相同，TMOS截止(OFF)，充电电容器C(2N-1)和TMOS的连接点成为Vcc+Vcc×(2N-1)。另外，偶数第2N级，TMOS导通(ON)，充电电容器C(2N)和TMOS的连接点成为Vcc×2N。
图9表示在CLK X1及X2期间电路内的电压状态。这里，第N级的TMOS栅极电压设定MOS的栅极与第(N-1)级的TMOS的栅极连接，第1级的TMOS栅极电压设定MOS的栅极与电气供给泵电容器C1连接的n1电位连接并进行控制。
该电气供给泵在正电压升压时，如果把每一级的电压增幅度记为Vga，则该电气供给泵的输出电压Vout能够用式(4)表示。
Vout＝Vga×N+Vcc(4)N级数Vcc电源电压这里，电压增幅度Vga最大成为Vcc。在Vout上负载电流IL流动时ΔV=(IL×t)/C---(5)]]>C电气供给泵电容tCLK周期时间由于产生用(5)式表示的ΔV的电压降，所以Vga=Vcc-ΔV---(6)]]>Vga成为(6)式。
这里，如果用图7、图8的各连接点表示负载电流IL流动时的电位，则图7的各连接点成为n1＝n2＝n5＝n6＝～(Vcc-ΔV)，n3＝2Vcc，n4＝3Vcc-2ΔV，图8的各连接点成为n1＝2Vcc-ΔV，n2＝n3＝Vcc，n4＝n5＝2Vcc-2ΔV，n6＝3Vcc-ΔV，在各级的充电电容和TMOS的连接点n1、n4上存在(级数×ΔV)的电压降。
图10表示本发明的衬底控制型电气供给泵电路的模拟电路，图11表示Spice模拟结果。在电气供给泵级数为13级、电气供给泵电容器为70F/级的电路结构中，在负载电阻(RLOAD)＝100MQ、负载电容(CLOAD)＝100pF的条件下，在电源电压Vcc＝1.5V时大约18.5V，在电源电压Vcc＝1.3V时大约15.5V，即使在低电源电压下，也能够生成非易失性存储器的清除、写入所需要的大于等于12V的高电压。该Spice模拟时的传输NMOS的Vt0约为0.9V，衬底效应系数γ约为0.8。
这里，用图12说明图10的电路图所示的2倍压CLK发生电路的动作。2倍压CLK发生电路是从图5～图8所示的CLK、CLKn发生2VCLK、2VCLKn的电路。在该2倍压CLK发生电路中也使用电气供给泵方式，作为传输MOS使用pMOS。CLK＝Vcc时，传输pMOS的栅极为0V，向电容器C中充入电荷，成为n2电位的同时输出为0V。接着，如果CLK＝0V，则n2电位成为2×Vcc、传输pMOS的栅极被设定于n2电位上、传输pMOS的栅极截止(OFF)。另外，输出从n2电位输出，成为2×Vcc。这样，2倍压CLK发生电路与输入CLK同步从0V发生2Vcc。
图5～图12是发生正高电压的电气供给泵，图13表示作为本发明的第2实施例的发生负的高电压的电路。
作为电路结构与图5基本相同，但CLK的相位与栅极电压设定MOS的位置不同。在图5的正升压的情况下，栅极电压设定MOS的漏极与源极连接TMOS与充电电容器C的连接点的相反一侧和TMOS栅极，而在图13的负升压的情况下，在TMOS与充电电容器C的连接点连接TMOS栅极。另外，图5的正升压是CLK与2VCLKn、CLKn与2VCLK成对地对各个泵单元进行控制的，而图13的负升压是CLK与2VCLK、CLKn与2VCLKn成对地对各个泵单元进行控制的。由此，在正升压的情况下，通过向下一级的充电电容器中流入电荷，得到正高电压，在负升压的情况下，通过使电荷的流向成为与正的相反方向，使电荷流向前一级，得到负的高电压。
另外，第N级的TMOS栅极电压设定MOS的栅极与第(N-1)级的TMOS栅极连接，而第1级的TMOS栅极电压设定MOS的栅极与CLKn连接并进行控制。各级的TMOS栅极电压设定MOS的衬底与各级的传输MOS的衬底电位连接。
使用图14、图15说明动作。在图14的CLK X1期间，CLK＝0V、2VCLKn＝0V，第1级的传输MOS的栅极n3电位由于栅极电压设定MOS的栅极连接到CLKn＝Vcc上，因此，栅极电压设定MOS导通(ON)，n3电位与n1电位相连接。在动作中，由于n1电位是-Vcc～0V，所以T1截止(OFF)。另外，T1的衬底电位n2成为t2截止(OFF)、t1导通(ON)，n2电位与n1电位相连接。
第2级成为CLKn＝Vcc、2VCLKn＝2Vcc，T2的栅极n6电位，根据2VCLK从大约-2Vcc成为0V左右。另外，t6的栅极电位n3由于约在-Vcc时t6截止(OFF)，因此T2导通(ON)，n4电位与n1电位相同，达到电位-Vcc。另外，n5电位在CLK刚成为Vcc以后，由于n4电位比n1电位高约Vcc，因此，t5导通(ON)，n5电位成为与n1电位相同。
在图15的X2期间，CLK＝Vcc、2VCLKn＝2Vcc，n3电位根据2VCLK从-Vcc成为Vcc。另外，由于CLKn＝0V，t3截止(OFF)，所以T1导通(ON)，n1电位成为0V。另外，n2电位在CLK刚成为Vcc以后，n1电位比n1电位高约Vcc，因此t2导通(ON)，n2电位成为0V。
第2级，CLKn＝0V、2VCLKn＝0V，T2的栅极n6电位，根据2VCLK从大约0V成为-2Vcc左右。另外，n4电位根据CLKn，从-Vcc成为-2Vcc，由于t6的栅极电位n3＝Vcc，因此，t6导通(ON)，n6电位和n4电位连接，T2截止(OFF)。另外，n5电位通过t4导通(ON)，与n4电位相同，成为-2Vcc。
这里，在负电压升压的情况下，如果把每一级的电压增幅度记为Vga，则从该电气供给泵输出的电压Vout能够用式(7)表示。
Vout＝Vga×N(7)N级数Vcc电源电压电压增幅度Vga最大成为Vcc。
图5～图15是用nMOS构成传输MOS、衬底控制MOS以及栅极电压设定MOS的电气供给泵电路，而图16中表示用pMOS构成的本发明的电气供给泵电路的第3实施例，图17中表示第4实施例。
图16是正的升压电气供给泵电路，在TMOS、衬底控制MOS及栅极电压设定MOS中使用了pMOS。另外，通过CLK和2VCLK、CLKn和2VCLKn的同相的时钟构成一对，控制各个泵单元，从前一级泵单元向本级泵单元输送电荷，越到后一级越被正升压。另外，与nMOS时不同，传输MOS的衬底通过衬底控制MOS被设定在传输的漏极或源极的电位高的一侧。
图17是负的升压电气供给泵电路。与图16正升压的情况不同，栅极电压设定MOS的位置位于与充电电容相反的一侧，以及CLK和2VCLKn、CLKn和2VCLK的反相时钟构成一对，控制各个泵单元。由此，从该泵单元向前一级泵单元输送电荷，越到后一级越被负升压。另外，与图16正升压相同，传输MOS的衬底通过衬底控制MOS被设定在传输的漏极或源极的电位高的一侧。如从图16、图17也可以知道，电路结构与nMOS的情况相同。使用了图16的pMOS的正升压电路与使用了图14、图15的nMOS的负升压电路的电路结构相同，使用了图17的pMOS的负升压电路与使用了图5～图8的nMOS的正升压电路的电路结构相同，无论使用pMOS、nMOS的哪一种，都以相同的电路结构，能够得到正或负的升压电压。
在非易失性存储器的控制中，例如在清除时需要负的高电压、写入时需要正的高电压。这种场合下，分别制作正的以及负的电气供给泵电路，芯片面积增大，使芯片价格增高。因此，图18提出了由于清除及写入不会同时发生，故用1个电气供给泵电路，发生正或负的高电压的作为本发明第5个实施例的电气供给泵电路。其特征是，作为基本电路与图5相同，基本动作也与在图7、8说明的相同，而在正的高电压发生和负的高电压发生时，能够通过选择电路以及选择信号使输入输出的相反。当正的高电压发生时，与在图5～图8说明了的内容相同，输入在图18的左侧，为Vdd，图18右侧成为输出。当负的高电压发生时，图18右侧成为输入，为0V，图18左侧成为输出。正及负的高电压发生的同时，由于电荷的移动从图18的左至右，因此，在负的情况下，电荷流入0V，前一级缓慢变成负，能够发生负高电压。
其次，在非易失性存储器的控制中，例如，有时同时需要12V、6V等2种高电压。图19中表示作为从图5所示的电气供给泵电路输出的第1高电压和使用该第1高电压发生第2高电压的电路结构的本发明的第6实施例。图19中的衬底控制型并联电气供给泵与图5相同。图20中表示作为本发明第7实施例的图19的串联型电气供给泵。串联型电气供给泵的特征是，使用传输pMOS，通过充电电容器在第1高电压的电压下导通(ON)、截止(OFF)，能够得到第1高电压的2倍的电位，以及按照串联型电气供给泵的CLK信号，使内部串联块1和内部串联块2交互地导通(ON)、截止(OFF)。
图21表示搭载了本发明的升压电路的IC卡的硬件结构。在IC卡硬件内的闪存(闪速存储器)以及EEPROM中搭载本发明的升压电路。
另外，闪存以及EEPROM在数据的写入、清除时，需要正或负的高电压，可以使用本发明的升压电路，读出时能够使用本发明的升压电路，还能够用于确认被写入以及清除了的存储器是否达到所期望的阈值。
以下，在上述实施例中说明了的电气供给泵电路，能够适用于含有需要电源电压以外的正或负的高电压的EEPROM、闪速存储器所代表的非易失性存储器等的LSI电路，IC卡芯片、IC卡等。
产业上的可利用性本申请发明可以在非易失性存储器或者需要高于电源电压的高电压的IC芯片等中利用。
权利要求
1.一种升压电路，该升压电路连接了N级基本泵单元进行升压，其特征在于上述基本泵单元至少具有第1MISFET、第2MISFET、第3MISFET和第1电容器，上述第1MISFET的反向栅极连接于第1节点，其源漏路径连接在第2节点与第3节点之间，上述第2MISFET的反向栅极连接于上述第1节点，其源漏路径连接在上述第1节点与第2节点之间，上述第3MISFET的反向栅极连接于上述第1节点，其源漏路径连接在上述第1节点与上述第3节点之间。
2.根据权利要求1所述的升压电路，其特征在于上述第1电容器的一端连接于上述第3节点，其另一端输入具有动作电压振幅的第1时钟，上述第3节点连接于下一级的上述基本泵单元的第2节点。
3.根据权利要求2所述的升压电路，其特征在于上述基本泵单元还具有第4MISFET和第2电容器，上述第2电容器的一端连接于上述第1MISFET的栅极，在其另一端上输入具有大于上述动作电压和上述第1MISFET的阈值电压之和的电压振幅而且与上述第1时钟反相的第2时钟，上述第4MISFET的反向栅极连接于上述第1节点，其源漏路径连接在上述第2节点与上述第1MISFET的栅极之间，其栅极连接于构成前一级的上述基本泵单元的上述第2电容器的上述一端。
4.根据权利要求2所述的升压电路，其特征在于上述基本泵单元还具有第4MISFET和第2电容器，上述第2电容器的一端连接于上述第1MISFET的栅极，在其另一端上输入具有大于上述动作电压和上述第1MISFET的阈值电压之和的电压振幅而且与上述第1时钟同相的第2时钟，上述第4MISFET的源漏路径连接在上述第3节点与上述第1MISFET的栅极之间，其栅极连接在构成前一级的上述基本泵单元的上述第2电容器的上述一端。
5.根据权利要求1所述的升压电路，其特征在于上述第1、2、3、4MISFET是n型的MISFET，在正侧把电压进行升压。
6.根据权利要求1所述的升压电路，其特征在于上述第1、2、3、4MISFET是p型的MISFET，在负侧把电压进行升压。
7.根据权利要求1所述的升压电路，其特征在于上述第1、2、3、4MISFET是n型的MISFET，在负侧把电压进行升压。
8.根据权利要求1所述的升压电路，其特征在于上述第1、2、3、4MISFET是p型的MISFET，在正侧把电压进行升压。
9.根据权利要求3所述的升压电路，其特征在于具有生成上述动作电压的2倍电压的时钟的2倍压时钟发生电路，上述2倍压时钟发生电路生成上述第2时钟。
10.根据权利要求3所述的升压电路，其特征在于输入到上述基本泵单元的奇数级的上述第1时钟与输入到其偶数级的上述第1时钟反相，输入到上述基本泵单元的奇数级的上述第2时钟与输入到其偶数级的上述第2时钟反相。
11.一种升压电路，该升压电路连接了N级基本泵单元进行升压，其特征在于上述基本泵单元具有连接作为n型的传输MISFET、上述传输MISFET的漏极或者源极的电位低的某一方、上述传输MISFET和反向栅极的连接电路。
12.根据权利要求11所述的升压电路，其特征在于上述连接电路由上述第1基板控制MISFET和上述第2基板控制MISFET构成，上述第1、第2基板控制MISFET的一方导通，连接上述传输MISFET的漏极或者源极的电位低的某一方与上述传输MISFET的反向栅极。
13.一种升压电路，该升压电路连接了N级基本泵单元进行升压，其特征在于上述基本泵单元具有连接作为p型的传输MISFET、上述传输MISFET的漏极或者源极的电位高的某一方、上述传输MISFET和反向栅极的连接电路。
14.根据权利要求13所述的升压电路，其特征在于上述连接电路由上述第1基板控制MISFET和上述第2基板控制MISFET构成，上述第1、第2基板控制MISFET的一方导通，连接上述传输MISFET的漏极或者源极的电位高的某一方与上述传输MISFET的反向栅极。
15.根据权利要求1所述的升压电路，其特征在于具有选择在正、负的哪一方进行升压的选择电路。
16.根据权利要求15所述的升压电路，其特征在于上述选择电路是把上述基本泵单元的初级或者最末级的某一方的第2节点连接到上述动作电压的电路，把另一方的第3节点连接到接地电位。
17.根据权利要求1所述的升压电路，其特征在于具有串联型充电泵，上述串联型充电泵从上述升压电路输出的第1电压输出第2电压。
18.一种非易失性存储器，其特征在于根据由权利要求1记述的升压电路生成的电压，进行读出、写入、清除的至少某一个动作。
19.一种IC卡，其特征在于具有权利要求18所述的非易失性存储器。
全文摘要
本发明提供升压电路。涉及需要高于电源电压的正或者负的高电压的非易失性存储器的升压电路，本申请发明即使在3V以下的低电源电压下也能够发生12V左右的高电压，用同一个电路不仅能够发生正的高电压，还能够发生负的高电压，另外，通过把作为本申请发明的升压电路的衬底控制型并联电气供给泵与串联型电气供给泵组合起来，能够有效地发生两种高电压，能够减小芯片面积。
文档编号H02M3/07GK1703824SQ0382503
公开日2005年11月30日 申请日期2003年9月26日 优先权日2002年11月18日
发明者山添孝德, 金井健男 申请人:株式会社瑞萨科技