专利名称：针对多重电源供应端的瞬时电压检测电路的制作方法
技术领域：
本发明涉及一种瞬时电压检测电路(Transient voltage detecting circuit)，用以针对一电子系统(Electronic system)做检测，并且特别地，本发明涉及这样一种瞬时电压检测电路，其中该电子系统具有多重电源供应端(Powersupplies)，根据本发明的瞬时电压检测电路，可以检测到一旦发生于各个电源供应端处正的或负的瞬时电压(Transient voltage)。
背景技术：
一般的电子系统，尤其是集成电路，均会针对突波(Surge)、脉冲干扰(Glitch)、过电压(Overvoltage)…等不想发生的瞬时电压，采取自我保护措施，以避免系统因上述瞬时电压导致运作错误，甚至是死机，或元件损坏等问题。
电子系统针对瞬时电压实行的自我保护措施，首先看重于迅速、准确地检测到瞬时电压。关于瞬时电压检测的已知技术，请参考美国专利第5,999，392号专利。美国专利第5,999,392号专利揭示一种具有检测瞬时电位变化功能的自动复位电路(Resetting circuit)，用以检测电子系统中电源供应端及接地端(Ground)之间电位的异常变化，以实时执行电子系统的复位动作。
随着电子系统在设计上日益繁复，现行电子系统多具备多重供应电源，以供系统内需要不同供应电压的元件所用。然而，关于检测瞬时电压的已知技术，仅仅是针对单一电源供应端，或接地端，或单一组电源端与接地端之间发生的瞬时电压做检测。对于同时检测多重电源供应端处所发生的瞬时电压的检测电路，至今仍然欠缺。
因此，需要提供一种瞬时电压检测电路，根据该瞬时电压检测电路可针对同一电子系统内的多重电源供应端做检测。
此外，关于检测瞬时电压的已知技术，大多使用到须引用或参考该电子系统的供应电源的元件，例如，与非门(NAND gate)、或非门(NOR gate)、非门(NOT gate)…等。致使，一旦瞬时电压发生时，须引用或参考该电子系统的供应电源的元件，已无法确保仍保有原有的电气特性。也导致，使用到须引用或参考该电子系统的供应电源的元件的瞬时电压检测电路，其检测瞬时电压的准确性颇令人堪虑。
因此，有必要提供一种瞬时电压检测电路，根据该瞬时电压检测电路内各个元件，可以直接感应电源变化，无须系统维持一稳定电源。
发明内容
本发明即为解决上述已知技术中的缺陷而提出一种瞬时电压检测电路，其可针对同一电子系统内的多重电源供应端做检测，并且根据该瞬时电压检测电路内各个元件，可以直接感应电源变化，无须系统维持一稳定电源。
本发明的一主要目的旨于提供一种瞬时电压检测电路，用以针对一电子系统做检测，并且特别地，该电子系统具有多重电源供应端。根据本发明的瞬时电压检测电路，可以检测到一旦发生于各个电源供应端处正的或负的瞬时电压。
本发明的另一目的旨于提供一种能同时监控多个电源供应端的瞬时电压检测电路，并且特别地，根据本发明的瞬时电压检测电路内各个元件，均无须引用或参考被监控的电源，由此，一旦瞬时电压发生时，根据本发明的瞬时电压检测电路内的各个元件，仍保持原有的电气特性，进而迅速、准确地检测到该瞬时电压。
根据本发明一较佳具体实施例的瞬时电压检测电路，用以针对一电子系统做检测。特别地，该电子系统具有一第一电源供应端、一第二电源供应端、一第三电源供应端、一第四电源供应端、一第一接地端以及一第二接地端。该瞬时电压检测电路包含一第一装置、一第二装置以及一复位装置。该第一装置包含一第一第一型态金属氧化物半导体(MOS)晶体管以及一第一第二型态MOS晶体管。该第一第一型态MOS晶体管耦合至该第一电源供应端。该第一第二型态MOS晶体管耦合于该第一第一型态MOS晶体管与该第一接地端之间，并且以本身的一栅极耦合至该第三电源供应端。该第一装置并且在该第一第一型态MOS晶体管与该第一第二型态MOS晶体管之间提供一第一输出端。该第二装置包含一第二第一型态MOS晶体管、一第三第一型态MOS晶体管以及一第二第二型态MOS晶体管。该第二第一型态MOS晶体管耦合至该第二电源供应端，并且以本身的一栅极耦合至该第一输出端。该第三第一型态MOS晶体管与该第二第一型态MOS晶体管并联。该第二第二型态MOS晶体管耦合于该第二第一型态MOS晶体管与该第二接地端之间，并且以本身的一栅极耦合至该第四电源供应端。该第一第一型态MOS晶体管以本身的一栅极耦合至一第一节点。该第一节点置于该第二第一型态MOS晶体管与该第二第二型态MOS晶体管之间。该复位装置具有一耦合至该第三第一型态MOS晶体管的一栅极的输出。该复位装置用以输出一复位信号，进而导通该第三第一型态MOS晶体管，以重设该瞬时电压检测电路，致使在该第一节点处的电压为第一逻辑状态，并且在该第一输出端处的电压锁定于第二逻辑状态。一旦一负的瞬时电压发生于该第三电源供应端处，该第一输出端处的电压将转态为该第一逻辑状态，并使该第一节点处的电压将转态为该第二逻辑状态。一旦一正的瞬时电压发生于该第四电源供应端处，在该第一节点处的电压将转态为该第二逻辑状态，致使在该第一输出端处的电压将转态为该第一逻辑状态。一旦该正的瞬时电压发生于该第一电源供应端处，该第一第一型态MOS晶体管将被导通，致使该第一输出端将转态为该第一逻辑状态。一旦该负的瞬时电压发生于该第二电源供应端处，该第一第一型态MOS晶体管将被导通，致使该第一输出端将转态为该第一逻辑状态。
根据本发明一较佳具体实施例的瞬时电压检测电路，进一步包含一第三装置以及一第四装置。该第三装置包含一第四第一型态MOS晶体管、一第五第一型态MOS晶体管以及一第三第二型态MOS电晶。该第四第一型态MOS晶体管耦合至该第一电源供应端。该第五第一型态MOS晶体管与该第四第一型态MOS晶体管并联。该第三第二型态MOS晶体管耦合于该第四第一型态MOS晶体管与该第一接地端之间，并且以本身的一栅极耦合至该第三电源供应端。该第四装置包含一第六第一型态MOS晶体管以及一第四第二型态MOS晶体管。该第六第一型态MOS晶体管耦合至该第二电源供应端，并且以其本身的一栅极耦合至一第二节点。该第二节点置于该第四第一型态MOS晶体管与该第三第二型态MOS晶体管之间。该第四第二型态MOS晶体管耦合于该第六第一型态MOS晶体管与该第二接地端之间，并且以其本身的一栅极耦合至该第四电源供应端。该第四装置并且在该第六第一型态MOS晶体管与该第四第二型态MOS晶体管之间提供一第二输出端。该第六第一型态MOS晶体管以其本身的一栅极耦合至该第二输出端。该复位装置并且以其本身的输出耦合至该第四第一型态MOS晶体管的一栅极，并且输出该复位信号，进而导通该第四第一型态MOS晶体管，致使在该第二节点处的电压为该第一逻辑状态，并且在该第二输出端处的电压锁定于该第二逻辑状态。一旦该正的瞬时电压发生于该第三电源供应端处，在该第二节点处的电压将转态为该第二逻辑状态，致使在该第二输出端处的电压将转态为该第一逻辑状态。一旦该负的瞬时电压发生于该第四电源供应端处，该第二输出端处的电压将转态为该第一逻辑状态，并使该第二节点处的电压将转态为该第二逻辑状态。一旦该负的瞬时电压发生于该第一电源供应端处，该第六第一型态MOS晶体管将被导通，致使在该第二输出端处的电压将转态为该第一逻辑状态。一旦该正的瞬时电压发生于该第二电源供应端处，该第六第一型态MOS晶体管将被导通，致使在该第二输出端处的电压转态为该第一逻辑状态。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
图1绘示根据本发明一较佳具体实施例的瞬时电压检测电路1。
图2绘示根据本发明另一较佳具体实施例的瞬时电压检测电路2。
主要元件标号说明1、2瞬时电压检测电路 12第一装置14第二装置16第三装置18第四装置20复位装置VDD1第一电源供应端VDD2第二电源供应端VDD3第三电源供应端VDD4第四电源供应端GND1第一接地端GND2第二接地端F1、F2、F3、F4、F5、F6第一型态MOS晶体管S 1、S2、S3、S4第二型态MOS晶体管具体实施方式
本发明提供一种瞬时电压检测电路，用以检测一般具有多重供应电源的电子系统(集成电路)的电源供应端处发生的正的瞬时电压、负的瞬时电压。以下将通过详述本发明的较佳具体实施例，来清楚地指出本发明的精神与特征。
请参阅图1，揭示了根据本发明一较佳具体实施例的瞬时电压检测电路1的基本架构。该瞬时电压检测电路1用以针对一电子系统(未绘示于图中)做检测。特别地，该电子系统具有一第一电源供应端VDD1、一第二电源供应端VDD2、一第三电源供应端VDD3、一第四电源供应端VDD4、一第一接地端GND1以及一第二接地端GND2。
需声明的是，该电子系统正常运作时，该第一电源供应端VDD1的电压大致上等于该第二电源供应端VDD2的电压，例如，上述两者均为3.3伏特(Volt)。该第三电源供应端VDD3的电压大致上等于该第四电源供应端VDD4的电压，例如，上述两者均为1.8伏特。并且，该第一接地端GND1的电压大致上等于该第二接地端GND2的电压。亦即，该电子系统的供应电源为对称性的安排。
如图1所示，该瞬时电压检测电路包含一第一装置12、一第二装置14以及一复位装置(Resetting device)20。
该第一装置包含一第一第一型态金属氧化物半导体(Metal-oxidesemiconductor，MOS)晶体管(transistor)F1以及一第一第二型态MOS晶体管S1。该第一第一型态MOS晶体管F1耦合至该第一电源供应端VDD1。该第一第二型态MOS晶体管S1耦合于该第一第一型态MOS晶体管F1与该第一接地端GND1之间，并且以本身的一栅极(Gate)耦合至该第三电源供应端VDD3。该第一装置12并且在该第一第一型态MOS晶体管F1与该第一第二型态MOS晶体管S1之间提供一第一输出端(Output terminal)OUT1。
该第二装置14包含一第二第一型态MOS晶体管F2、一第三第一型态MOS晶体管F3以及一第二第二型态MOS晶体管S2。该第二第一型态MOS晶体管F2耦合至该第二电源供应端VDD2，并且以本身的一栅极耦合至该第一输出端OUT1。该第三第一型态MOS晶体管F3与该第二第一型态MOS晶体管F2并联。该第二第二型态MOS晶体管S2耦合于该第二第一型态MOS晶体管F2与该第二接地端GND2之间，并且以本身的一栅极耦合至第四电源供应端VDD4。如图1所示，该第一节点A置于该第二第一型态MOS晶体管F2与该第二第二型态MOS晶体管S2之间。第一节点A还耦合至第一第一型态MOS晶体管F1的栅极(Gate)。
如图1所示，该复位装置20具有一耦合至该第三第一型态MOS晶体管F3的一栅极的输出。该复位装置20用以输出一复位信号(Reset signal)，进而导通该第三第一型态MOS晶体管F3，以重设该瞬时电压检测电路1，致使在该第一节点A处的电压为第一逻辑状态，并且在该第一输出端OUT1处的电压锁定于第二逻辑状态。
在一具体实施例中，如图1所示，所述第一型态MOS晶体管(F1、F2及F3)为P型态MOS晶体管，并且所述第二型态MOS晶体管(S1、S2)为N型态MOS晶体管。此时，该复位装置20所输出的复位信号是一下拉信号(Pull-down signal)。该第一逻辑状态为高逻辑(Logic HIGH)，该第二逻辑状态为低逻辑(Logic LOW)。
以所述第一型态MOS晶体管(F1、F2及F3)为P型态MOS晶体管，所述第二型态MOS晶体管(S1、S2)为N型态MOS晶体管，并且该复位信号为下拉信号为例。该复位装置20所输出的下拉信号，将会导通该第三P-MOS晶体管F3，以重设该瞬时电压检测电路1。此时，在该第一节点A处的电压为高逻辑，并且所述MOS晶体管(F1、F2、S1及S2)构成一锁定电路，导致在该第一输出端OUT1的电压为低逻辑。若要改变在该第一输出端OUT1的电压所处状态，则该第三电源供应端VDD3的电压必须明显低于该第四电源供应端VDD4的电压，或该第四电源供应端VDD4的电压必须明显高于该第三电源供应端VDD3的电压，或该第一电源供应端VDD1的电压必须明显高于该第二电源供应端VDD2的电压，或该第二电源供应端VDD2的电压必须明显低于该第二电源供应端VDD2的电压。
一旦一负的瞬时电压发生在该第三电源供应端VDD3处，该第一N型态MOS晶体管S1将被截止，该第一输出端OUT1处的电压将转态为高逻辑，并使在该第一节点A处的电压将转态为低逻辑。随即，在该第三电源供应端VDD3处的电压恢复正常电平后，在该第一输出端OUT1处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第三电源供应端VDD3处的异常电压(负的瞬时电压)记录下来。
一旦一正瞬时电压发生于该第四电源供应端VDD4处，在该第一节点A处的电压将转态为低逻辑，致使在该第一输出端OUT1处的电压将转态为高逻辑。随即，在该第四电源供应端VDD4处的电压恢复正常电平后，在该第一输出端OUT1处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第四电源供应端VDD4处的异常电压(正的瞬时电压)记录下来。(描述方法同VDD3，只是左右相反而已)一旦该正瞬时电压发生于该第一电源供应端VDD1处，该第一P型态MOS晶体管F1将被导通，致使在该第二输出端OUT2处的电压将转态为高逻辑。随即，在该第一电源供应端VDD1处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第一电源供应端VDD1处的异常电压(正的瞬时电压)记录下来。
一旦该负瞬时电压发生于该第二电源供应端VDD2处，该第一P型态MOS晶体管F2将被截止，该第一节点A将转态为低逻辑，接着该第一P型态MOS晶体管F1将被导通，致使在该第二输出端OUT2处的电压转态为高逻辑。随即，在该第二电源供应端VDD2处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第二电源供应端VDD2处的异常电压(负的瞬时电压)记录下来。
为了检测发生于该第三电源供应端VDD3处的正的瞬时电压、发生于该第四电源供应端VDD4处的负的瞬时电压、发生于该第一电源供应端VDD1处的负的瞬时电压、发生于该第二电源供应端VDD2处的正的瞬时电压，同样参阅图1，根据本发明的瞬时电压检测电路1进一步包含一第三装置16以及一第四装置18。
该第三装置16包含一第四第一型态MOS晶体管F4、一第五第一型态MOS晶体管F5以及一第三第二型态MOS电晶S3。该第四第一型态MOS晶体管F4耦合至该第一电源供应端VDD1。该第五第一型态MOS晶体管F5与该第四第一型态MOS晶体管F4并联。该第三第二型态MOS晶体管S3耦合于该第四第一型态MOS晶体管F4与该第一接地端GND1之间，并且以本身的一栅极耦合至该第三电源供应端VDD3。
该第四装置18包含一第六第一型态MOS晶体管F6以及一第四第二型态MOS晶体管S4。该第六第一型态MOS晶体管F6耦合至该第二电源供应端VDD2，并且以其本身的一栅极耦合至一第二节点B。该第二节点B置于该第四第一型态MOS晶体管F4与该第三第二型态MOS晶体管S3之间。该第四第二型态MOS晶体管S4耦合于该第六第一型态MOS晶体管F6与该第二接地端GND2之间，并且以其本身的一栅极耦合至该第四电源供应端VDD4。该第四装置18并且在该第六第一型态MOS晶体管F6与该第四第二型态MOS晶体管S4之间提供一第二输出端OUT2。
该复位装置20并且以其本身的输出耦合至该第四第一型态MOS晶体管F4的一栅极，并且输出该复位信号，进而导通该第四第一型态MOS晶体管F4，致使在该第二节点B处的电压为该第一逻辑状态，并且在该第二输出端处的电压锁定于该第二逻辑状态。
在一具体实施例中，如图1所示，所述第一型态MOS晶体管(F4、F5及F6)为P型态MOS晶体管，并且所述第二型态MOS晶体管(S3、S4)为N型态MOS晶体管。此时，该复位装置20所输出的复位信号是一下拉信号。该第一逻辑状态为高逻辑，该第二逻辑状态为低逻辑。
以所述第一型态MOS晶体管(F4、F5及F6)为P型态MOS晶体管，所述第二型态MOS晶体管(S3、S4)为N型态MOS晶体管，并且该复位信号为下拉信号为例。该复位装置20所输出的下拉信号，将会导通该第四P-MOS晶体管F4，以重设该瞬时电压检测电路1。此时，在该第二节点B处的电压为高逻辑，并且所述MOS晶体管(F5、F6、S3及S4)构成一锁定电路，导致在该第二输出端OUT2的电压为低逻辑。若要改变在该第二输出端OUT2的电压所处状态，则该第三电源供应端VDD3的电压必须明显高于该第四电源供应端VDD4的电压，或该第四电源供应端VDD4的电压必须明显低于该第三电源供应端VDD3的电压，或该第一电源供应端VDD1的电压必须明显低于该第二电源供应端VDD2的电压，或该第二电源供应端VDD2的电压必须明显高于该第二电源供应端VDD2的电压。
一旦一正的瞬时电压发生于该第三电源供应端VDD3处，该第三N型态MOS晶体管S3将强迫该第二节点B转态为低逻辑，进而改变该第二输出端OUT2处的电压转态为高逻辑(此时第一节点A、第一出端OUT1的状态不变)。随即，在该第三电源供应端VDD3处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第三电源供应端VDD3处的异常电压(负的瞬时电压)记录下来。
一旦该负瞬时电压发生于该第四电源供应端VDD4处，该第二输出端OUT2处的电压将转态为高逻辑，并使该第二节点B处的电压将转态为低逻辑。随即，在该第四电源供应端VDD4处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第四电源供应端VDD4处的异常电压(负的瞬时电压)记录下来。
一旦该负瞬时电压发生于该第一电源供应端VDD1处，该第五P型态MOS晶体管F5将被截止，致使节点B将转态为低逻辑，并促使第六P型态MOS晶体管F6导通，使第二输出端OUT2转态为高逻辑。随即，在该第一电源供应端VDD1处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第一电源供应端VDD1处的异常电压(负的瞬时电压)记录下来。
一旦该正瞬时电压发生于该第二电源供应端VDD2处，该第六P型态MOS晶体管F6将被导通，致使该第二输出端OUT1将转态为高逻辑，并截止第五P型态MOS晶体管F5，使该第二节点B转态为低逻辑。随即，在该第二电源供应端VDD2处的电压恢复正常电平后，在该第二输出端OUT2处的电压也无法恢复为低逻辑，也就是说，该瞬时电压检测电路1会将发生于该第二电源供应端VDD2处的异常电压(正的瞬时电压)记录下来。
值得注意的是当异常电压发生时，由于检测电路采用对称设计，所以不论正负电压变化都可检测。
在另一具体实施例中，如图2所示的瞬时电压检测电路2，其电路架构与各元件德操作原理与上述对瞬时电压检测电路1的说明相近。所不同的是，在该瞬时电压检测电路2中，所述第一型态MOS晶体管为N型态MOS晶体管，并且所述第二型态MOS晶体管为P型态MOS晶体管。并且，该第一电源供应端VDD1与该第一接地端GND1的位置相置换，。该第二电源供应端VDD2与该第二接地端GND2的位置相置换。此时，该复位装置20所输出的复位信号是一上拉信号(Pull-up signal)。在另一具体实施例中。图2中的第三电源供应端VDD3也可以更换为另一接地端，图2中的第四电源供应端VDD4也可以更换为另一接地端。
明显地，根据本发明的瞬时电压检测电路能同时针对多个电源供应端做监控。根据本发明的瞬时电压检测电路基本上运用锁存比较器(Latchcomparator)做为检测单元，能有效地缩减整体检测电路的尺寸。如上文所述，该第一装置12与该第二装置14所需使用到的复位装置20与该第三装置16、该第四装置18所需使用到的复位装置20为同一元件，也能有效地缩减整体检测电路的尺寸。
需声明的是，根据本发明的瞬时电压检测电路的各个元件，包含该复位装置，均无须引用或参考该电子系统的供应电源。因此，一旦瞬时电压发生时，根据本发明的瞬时电压检测电路内的各个元件，仍保持原有的电气特性，进而迅速、准确地检测到该瞬时电压。此外，若要进一步缩减根据本发明的瞬时电压检测电路的尺寸，无须使用静电放电规范(ESD rule)，仅需在每个电源供应端处分别串联一个小阻抗值的电阻即可，阻抗值约为25～100欧姆(Ω)。
通过以上较佳具体实施例的详述，能更加清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具等效性的安排于本发明所要申请的专利范围的范畴内。
权利要求
1.一种瞬时电压检测电路，该电路针对一电子系统做检测，该电子系统具有一第一电源供应端、一第二电源供应端、一第三电源供应端、一第四电源供应端、一第五电源供应端以及一第六电源供应端，该电路包含一第一装置，该第一装置包含一第一第一型态金属氧化物半导体晶体管以及一第一第二型态金属氧化物半导体晶体管，该第一第一型态金属氧化物半导体晶体管耦合至该第一电源供应端，该第一第二型态金属氧化物半导体晶体管耦合于该第一第一型态金属氧化物半导体晶体管与该第五电源供应端之间并且以本身的一闸极栅极耦合至该第三电源供应端，该第一装置并且在该第一第一型态金属氧化物半导体晶体管与该第一第二型态金属氧化物半导体晶体管之间提供一第一输出端；一第二装置，该第二装置包含一第二第一型态金属氧化物半导体晶体管、一第三第一型态金属氧化物半导体晶体管以及一第二第二型态金属氧化物半导体晶体管，该第二第一型态金属氧化物半导体晶体管耦合至该第二电源供应端并且以本身的一栅极耦合至该第一输出端，该第三第一型态金属氧化物半导体晶体管与该第二第一型态金属氧化物半导体晶体管并联，该第二第二型态金属氧化物半导体晶体管耦合于该第二第一型态金属氧化物半导体晶体管与该第六电源供应端之间并且以本身的一栅极耦合至该第四电源供应端，该第一第一型态金属氧化物半导体晶体管以本身的一栅极耦合至一第一节点，该第一节点置于该第二第一型态金属氧化物半导体晶体管与该第二第二型态金属氧化物半导体晶体管之间；以及一复位装置，该复位装置具有一耦合至该第三第一型态金属氧化物半导体晶体管的一栅极的输出，该复位装置用以输出一复位信号，进而导通该第三第一型态金属氧化物半导体晶体管，致使在该第一节点处的电压为一第一逻辑状态，并且在该第一输出端处的电压锁定于一第二逻辑状态；其中，一旦一负的瞬时电压发生于该第三电源供应端处，在该第一节点处的电压将转态为该第二逻辑状态，致使在该第一输出端处的电压将转态为该第一逻辑状态；其中，一旦一正的瞬时电压发生于该第四电源供应端处，在该第一节点处的电压将转态为该第二逻辑状态，致使在该第一输出端处的电压将转态为该第一逻辑状态；其中，一旦该正的瞬时电压发生于该第一电源供应端处，该第一第一型态金属氧化物半导体晶体管将被导通，致使该第一输出端将转态为该第一逻辑状态；并且其中，一旦该负的瞬时电压发生于该第二电源供应端处，该第一第一型态金属氧化物半导体晶体管将被导通，致使该第一输出端将转态为该第一逻辑状态。
2.如权利要求1所述的瞬时电压检测电路，进一步包含一第三装置，该第三装置包含一第四第一型态金属氧化物半导体晶体管、一第五第一型态金属氧化物半导体晶体管以及一第三第二型态金属氧化物半导体晶体管，该第四第一型态金属氧化物半导体晶体管耦合至该第一电源供应端，该第五第一型态金属氧化物半导体晶体管与该第四第一型态金属氧化物半导体晶体管并联，该第三第二型态金属氧化物半导体晶体管耦合于该第四第一型态MOS晶体管与该第五电源供应端之间并且以本身的一栅极耦合至该第三电源供应端；以及一第四装置，该第四装置包含一第六第一型态金属氧化物半导体晶体管以及一第四第二型态金属氧化物半导体晶体管，该第六第一型态金属氧化物半导体晶体管耦合至该第二电源供应端并且以其本身的一栅极耦合至一第二节点，该第二节点置于该第四第一型态金属氧化物半导体晶体管与该第三第二型态金属氧化物半导体晶体管之间，该第四第二型态金属氧化物半导体晶体管耦合于该第六第一型态金属氧化物半导体晶体管与该第六电源供应端之间并且以其本身的一栅极耦合至该第四电源供应端，该第四装置并且在该第六第一型态金属氧化物半导体晶体管与该第四第二型态金属氧化物半导体晶体管之间提供一第二输出端，该第六第一型态金属氧化物半导体晶体管以其本身的一栅极耦合至该第二输出端，其中，该复位装置并且以其本身的输出耦合至该第四第一型态MOS晶体管的一栅极，并且输出该复位信号进而导通该第四第一型态MOS晶体管，致使在该第二节点处的电压为该第一逻辑状态，并且在该第二输出端处的电压锁定于该第二逻辑状态；并且其中，一旦该正的瞬时电压发生于该第三电源供应端处，在该第二节点处的电压将转态为该第二逻辑状态，致使在该第二输出端处的电压将转态为该第一逻辑状态；其中，一旦该负的瞬时电压发生于该第四电源供应端处，该第二节点处的电压将转态为该第二逻辑状态，致使在该第二输出端处的电压将转态为该第一逻辑状态；其中，一旦该负的瞬时电压发生于该第一电源供应端处，该第六第一型态金属氧化物半导体晶体管将被导通，致使在该第二输出端处的电压将转态为该第一逻辑状态；并且其中，一旦该正的瞬时电压发生于该第二电源供应端，该第六第一型态金属氧化物半导体晶体管将被导通，致使在该第二输出端处的电压转态为该第一逻辑状态。
3.如权利要求2所述的瞬时电压检测电路，其中该电子系统正常运作时，该第一电源供应端的电压大致上等于该第二电源供应端的电压，该第三电源供应端的电压大致上等于该第四电源供应端的电压，并且该第五电源供应端的电压大致上等于该第六电源供应端的电压。
4.如权利要求3所述的瞬时电压检测电路，其中该复位信号是一下拉信号，所述第一型态金属氧化物半导体晶体管为P型态金属氧化物半导体晶体管，所述第二型态金属氧化物半导体晶体管为N型态金属氧化物半导体晶体管，该第一逻辑状态为高逻辑，该第二逻辑状态为低逻辑，并且该五电源供应端与该第六电源供应端分别为一接地端。
5.如权利要求3所述的瞬时电压检测电路，其中该复位信号是一上拉信号，所述第一型态金属氧化物半导体晶体管为N型态金属氧化物半导体晶体管，所述第二型态金属氧化物半导体晶体管为P型态金属氧化物半导体晶体管，该第一逻辑状态为低逻辑，该第二逻辑状态为高逻辑，并且该第一电源供应端与该第二电源供应端分别为一接地端。
6.如权利要求5所述的瞬时电压检测电路，其中该第三电源供应端与该第四电源供应端分别为一接地端。
全文摘要
本发明提供一种针对多重电源供应端的瞬时电压检测电路，该电路针对一电子系统做检测。该电子系统具有一第一电源供应端、一第二电源供应端、一第三电源供应端、一第四电源供应端、一第一接地端以及一第二接地端。该电路包括含有多个MOS晶体管的第一装置和第二装置及一复位装置。该电子系统正常运作时，该第一电源供应端的电压大致上等于该第二电源供应端的电压，该第三电源供应端的电压大致上等于该第四电源供应端的电压，并且该第一接地端的电压大致上等于该第二接地端的电压。根据本发明的瞬时电压检测电路，可以检测到一旦发生于该第一电源供应端、该第二电源供应端、该第三电源供应端以及该第四电源供应端处的正的或负的瞬时电压。
文档编号H02H9/04GK1743853SQ20041007488
公开日2006年3月8日 申请日期2004年8月30日 优先权日2004年8月30日
发明者周国煜 申请人:联咏科技股份有限公司