专利名称：倍压电路的制作方法
技术领域：
本发明涉及一种倍压电路，尤其涉及一种可产生两倍于电源电压 的电压的倍压电^各。
背景技术：
在很多电路中，例如便携式设备或者无线设备的电路中，为了减 少电路体积和功耗，电源电压都比较低，需要倍压电路来提供两倍于 电源电压的电压。如何利用现有电源产生一个两倍电源电压的电压是 本领域内要解决的技术问题。
发明内容
本发明的目的在于提供一种倍压电路，根据本发明，该倍压电路
包括
用于提供电源电压的电源输入端；
包括PM0S管Pl和NM0S管Nl的第一晶体管组；
包括PM0S管P3和NM0S管N2的第二晶体管组；
包括PM0S管P4和NM0S管N3的第三晶体管组；
为PMOS管的第四晶体管P2;
其中，
第一晶体管组、第二晶体管组和第三晶体管组的控制端与在所述
的电源电压和接地电压之间交替变化的时钟信号相连；
第一晶体管组的输出端连接到电容C的一端，电容C的另一端与 第二晶体管组和第三晶体管组的输入端、第四晶体管的控制端相连接；
第二晶体管组的输出端连接到第四晶体管的栅极；
第三晶体管组的输出端为电压输出端。
第一晶体管组通过电容C间接控制第二晶体管组、第三晶体管组 和第四晶体管组的导通。
PMOS管Pl和NMOS管Nl的栅极连接到一起作为第一晶体管组的控 制端，PMOS管Pl和NMOS管Nl的漏极连接到一起作为第一晶体管组的 输出端，PM0S管P1的源极作为第一晶体管组的输入端，并接电源电压， NMOS管Nl的源极接地。
PMOS管P3和NMOS管N2的栅极连接到一起作为第二晶体管组的控 制端，PMOS管P3和NMOS管N2的漏极连接到一起作为第二晶体管组的 输出端，PM0S管P3的源极为第二晶体管组的输入端，NM0S管N2的源 极接地。
PMOS管P4和NMOS管N3的栅极连接到一起作为第三晶体管组的控 制端，PMOS管P4和NMOS管N3的漏极连接到一起作为第三晶体管组的 输出端，PM0S管P4的源极为第三晶体管组的输入端，NM0S管N3的源 极接地。
PMOS管P2的源极接电源电压。
根据本发明，利用NM0S管和PM0S管相反的工作特性，在时钟信 号高低电平的两个时间段内导通不同的电通路，并利用电容两端电源 不能突变的特性，从而产生当两倍于电源电压的电压。其中所述时钟 信号为低电平时，输出电压为低电平，当时钟信号为高电平时，输出 电压为电源电压的两倍。
图1为本发明的倍压电路。
具体实施例方式
如图l所示，Nl、 N2和N3为NMOS管，Pl、 P2、 P3和P4为PMOS 管。在刚加载时钟信号A时，钟信号A为低电平，电容C两端的电压 为0，输出电压端B电压为0。
当时钟信号A电压为低电平时，Pl截止，Nl导通，从而Cl点被 拉到低电平。同时，N2导通，从而P2的栅极被拉到低电平，使得P2 导通，C2的电压为高电平，约为VDD，电容C两端的电压近似于VDD。 同时，P4截止，N3导通，从而输出电压端B电压为低电平。
当时钟信号A电压变为高电平时，Nl、 N2和N3截止，Pl导通， Cl点的电压为高电平约为VDD。由于电容两端的电压不能突变，所以 C2点的电压近似为VDD + VDD = 2VDD。所以P3、 P4导通，P2的栅极电 压近似为2VDD， P2截止。输出电压端B电压为高电平，近似为2VDD。
从而，在时钟信号A的控制下，在时钟信号A电压为低电平的周 期内，输出电压端B电压为^f氐电平，在时钟信号A电压为高的周期内， 输出电压端B电压为2VDD。从而实现两倍于电源电压的目的。
可以看出，输出电压端B的周期和时钟信号A的周期相同，而且 调节电容C的大小可以调节输出电压端B的电压。
应当理解，对本领域技术人员显而易见的修改和替换应认为在本 发明的保护范围内。
权利要求
1、一种倍压电路，其特征在于，包括用于提供电源电压的电源输入端；包括PMOS管P1和NMOS管N1的第一晶体管组；包括PMOS管P3和NMOS管N2的第二晶体管组；包括PMOS管P4和NMOS管N3的第三晶体管组；为PMOS管的第四晶体管P2；其中，第一晶体管组、第二晶体管组和第三晶体管组的控制端与在电源电压和接地电压之间交替变化的时钟信号相连；第一晶体管组的输出端连接到电容C的一端，电容C的另一端与第二晶体管组和第三晶体管组的输入端、第四晶体管的栅极相连接；第二晶体管组的输出端连接到第四晶体管的栅极；第三晶体管组的输出端为电压输出端。
2、 如权利要求1所述的倍压电路，其特征在于，其中第一晶体管组通过电容C间接控制第二晶体管组、第三晶体管组 和第四晶体管的导通。
3、 如权利要求2所述的倍压电路，其特征在于，其中PM0S管Pl和NM0S管Nl的栅极连接到一起作为第一晶体管组的控 制端，PM0S管Pl和NM0S管Nl的漏极连接到一起作为第一晶体管组的输出端，PM0S管Pl的源极作为第一晶体管组的输入端，并接电源电压， NM0S管Nl的源极接地。
4、 如权利要求2所述的倍压电路，其特征在于，其中PM0S管P3和NM0S管N2的栅极连接到一起作为第二晶体管组的控 制端，PM0S管P3和NM0S管N2的漏极连接到一起作为第二晶体管组的 输出端，PM0S管P3的源极为第二晶体管组的输入端，NM0S管N2的源 极接地。
5、 如权利要求2所述的倍压电路，其特征在于，其中PM0S管P4和NM0S管N3的栅极连接到一起作为第三晶体管组的控 制端，PM0S管P4和NM0S管N3的漏极连接到一起作为第三晶体管组的 输出端，PM0S管P4的源极为第三晶体管组的输入端，丽0S管N3的源 极接地。
6、 如权利要求2所述的倍压电路，其特征在于，其中PM0S管P2 的源极接电源电压。
全文摘要
本发明为一种倍压电路，产生两倍于电源电压的电压。本发明利用NMOS管和PMOS管相反的工作特性，在时钟信号高电平和低电平两个时间段内导通不同的电通路，并利用电容两端电压不能突变的特性，从而产生两倍于电源电压的电压。
文档编号H02M7/25GK101192799SQ200610118980
公开日2008年6月4日 申请日期2006年12月1日 优先权日2006年12月1日
发明者刘新东, 嘉 韩 申请人:上海贝岭股份有限公司