专利名称：形成过电压保护电路的方法及其结构的制作方法
技术领域：
本发明一般涉及电子学，更具体地，涉及形成半导体器件的方法 和结构。
背景技术：
在过去，半导体工业利用各种方法和结构来产生可用于保护各种类型的设备如电压调节器的过电压(over-voltage)及电压瞬变保护电 路。这些过电压和电压瞬变保护电路一般包括利用旁路(pass)晶体管 和运算放大器来控制输出电压的线性调节器。在瞬变或过电压事件期 间，过电压保护电路一般禁止线性调节器并阻止调节，直到瞬变或过 电压情况被消除。因为线性调节器被禁止，线性调节器不提供过电压 保护且需要额外的电路。通常，齐纳二极管耦合在输入和地线之间以 帮助防止输入过电压情况。然而，齐纳二极管传导的电压不很精确或 者不容易控制，因此，施加至输出的电压可能超过输出电压的期望最 大值。在1997年2月15日授权给Howard E. Murphy的美国专利号 4,008,418中公开了这样的瞬变保护电路的一个样例。因此，期望有一种保护电路，其更精确地调节输出电压、最小化 在瞬变期间的过冲(overshoot)、并具有更快速的反应时间。
图1简要示出了包括根据本发明的过电压保护电路的系统的一 部分的实施例；图2为具有根据本发明的图l的过电压保护电路的一些元件的工 作曲线的图；图3为具有根据本发明的图l的过电压保护电路的一些元件的其它工作曲线的图；以及图4简要示出了包括根据本发明的图1的电源系统的半导体器件 的放大的平面视图。为了说明的简单和明了，图中的元件不一定按照比例，并且在不 同的图中相同的参考号代表相同的元件。此外，为了说明的筒要，省 略了众所周知的步骤和元件的说明和细节。这里使用的载流电极 (current carrying electrode )是指器件的元件，例如MOS晶体管的 源极或漏极、或双极晶体管的发射极或集电极、或二极管的正极或负 极，其承载通过该器件的电流，控制电极是指器件的元件，例如MOS 晶体管的栅极或者双极晶体管的基极，其控制通过该器件的电流。虽 然这里把器件解释为确定的N-沟道或P-沟道器件，本领域的普通技 术人员应认识到，根据本发明，互补器件也是可能的。本领域的普通 技术人员应认识到，这里使用的词汇"在..,期间"、"在..，的时候"、以 及"当…时，，不是表示一旦开始操作马上就会出现反应的准确术语，而 是可能会在被初始操作激起的反应之间有一些微小但合理的延迟，例 如传播延迟。
具体实施方式
图1简要示出了连接在电路IO的一部分的实施例中的过电压保 护电路20的优选实施例。过电压保护电路20在输入端子11和公共 返回端子12之间接收输入电压，并在输出13和端子12之间提供输 出电压。例如，电路20的输入电压可以从插墙式适配器(wall adapter) 或USB电源中接收，以及负载15可以是移动电话的电路。输入电压 的期望值一般具有在目标值附近的值域范围中的目标值。例如，目标 值可以为5伏特(5V)，而值域可以在5伏特附近加上或者减去5%。 利用输出13上的输出电压来运行负载15的过电压保护电路20 —般 耦合至负载15。电路20包括配置成响应于增加至不小于第一值的输 入电压值而将输出13从输入电压中去耦的第一电路，以及还包括响 应于增加至不小于第二值的输入电压值而将输出13从输入电压中去耦的第二电路，所述第二值小于所述第一值。此外，第一电路响应于以高速率增加的输入电压值而将输出13从输入电压中去耦，而第二 电路响应于以较慢的速率增加的输入电压值而将输出13从输入电压 中去耦。电路20包括串联在输入端子11和输出13之间的诸如P-沟道 MOS晶体管21的旁路元件、快速控制电路28、慢速控制电路41、 诸如晶体管22的禁止开关以及电阻器23和24。电路28包括齐纳二 极管37、双极晶体管39、包括电阻器33和电阻器35的阈值调节电 路、以及包括晶体管30和电阻器31的滞后电路。电路41包括晶体 管42、比较器49、电压参考发生器或参考48、以及包括电阻器44和 45的前馈电路。如在下文中将进一步看到的，电路41具有的阈值电 压比电路28的阈值电压低。此外，电路41比电路28具有更慢的响 应时间。因此，只要输入电压以比通过电路41的传播延迟时间更慢 的速率增加，电路41就控制晶体管21以增加输入电压的值。图2为具有示出某些工作条件下的电路20的输入电压和输出电 压的曲线的图。横坐标表示时间，纵坐标表示所示信号的增加值。曲 线55示出了端子11和12之间接收的输入电压的值。曲线56示出了 在输出13和端子12之间由电路28的运行产生的输出电压的值。曲 线57以虚线示出了如果省略电路28而由曲线55产生的输出电压的 值。该描述参考图l和图2。在TO时刻(图2)，输入电压在输入电压值的目标范围内。节 点34和比较器49的输出基本上具有端子12上的电压值，因此，电 路28和电路41被禁止，并且晶体管39和42都被禁止。结果，节点 50上的电压值由电阻器23控制。电阻器23将节点50和晶体管22的 栅极电压基本上拉至输入电压的值减去电阻器23两端的一些电压降， 这禁止了晶体管22。由于晶体管22被禁止，电阻器24将P-沟道MOS 晶体管21的栅极耦合至基本上为返回端子12上的电压值减去电阻器 24两端的一些电压降，从而启动晶体管21。启动晶体管21将通过晶 体管21的输入电压耦合至输出13。因此，输出电压值基本上为输入电压值(减去晶体管21两端的一些电压降)。在Tl时刻，输入电压值在比通过比较器49的延迟时间更快的 时间间隔范围内开始从目标范围中的值增加至大于目标范围的值。当 输入电压值的增加通过比较器49传播时，输入电压值继续增加并达 到二极管37的齐纳电压值。二极管37开始通过电阻器31、 33和35 传导。如果输入电压继续增加，使得二极管37引导充分的电流以提 供电阻器35两端的基本上等于晶体管39的阈值电压的电压降，则晶 体管39导通。输入电压的这个值为电路28的阈值电压。导通晶体管 39将节点50处的电压基本上拉至端子12上的电压值减去晶体管39 两端的电压降，从而启动晶体管22。启动晶体管22将输入电压基本 上耦合至晶体管21的栅极，从而禁止晶体管21以及将输出13从输 入电压中去耦，如在T2时刻所示。因此，即4吏电路41的阈值电压低 于电路28的阈值电压，当输入电压在小于通过电路41的延迟的时间 中增加至大于电路28的阈值电压时，电路28在电路41之前禁止晶 体管21。这为输入电压值的快速增加提供了过电压保护。曲线57以虛线示出了电路41对输出电压的影响，而电路28没 有出现。电阻器44和45的前馈电路在节点46上提供表示输入电压 值的感测信号。如果输入电压值增加，使得感测信号大于来自参考48 的电压，比较器49的输出被迫高以启动晶体管42。输入电压的值为 电路41的阈值电压。启动晶体管42将节点50耦合至端子12，从而 启动晶体管22并禁止晶体管21。因为通过电路41的延迟时间大于二 极管37开始导电所需要的时间，晶体管42在二极管37被导通的时 刻之后被导通，如在T3时刻所示。由于电路28适当的状态以及由于 输入电压以非常快的速率增加，输入电压值在比较器49可以启动晶 体管42之前达到电路28的阈值电压，因而，电路28禁止晶体管21。 这个快的速率由通过电路41以及尤其是通过比较器49的延迟确定。 如果输入电压从目标值至电路28的阈值的增加快于通过包括比较器 49在内的电路41的延迟时间，则电路28在电路41之前响应电压增 加。电路28还包括滞后功能，当输入电压值在电路28的阈值电压周 围变化时，这将电路28的假触发和再触发降至最低限度。当输入电 压值达到电路28的阈值电压以及晶体管39被启动时，节点50耦合 至端子12。节点50耦合至端子12使晶体管30启动，这使电阻器31 两端短路。电阻器31两端短路增加了通过电阻器33和35的电流量。 因此，当输入电压值开始降低时，输入电压必须在晶体管39被禁止 之前降低至小于电路28的阈值电压的值。因而，电路28具有滞后现 象，且用于启动电路28和导通晶体管39的阈值电压大于电路28被 禁止以及晶体管39关闭的输入电压值。图3为具有示出在其它工作条件下的电路20的输入电压和输出 电压的曲线的图。横坐标表示时间，而纵坐标表示所示信号的增加值。 曲线59示出在端子11和12之间接收的输入电压，该输入电压在不 小于通过电路41的延迟时间的时间段内从目标值增加至不小于电路 41的阈值电压。曲线60示出由电路41的运行产生的输出电压的值。 曲线61以虚线示出如果省略电路41而由电路28的运行产生的输出 电压的值。该描述参考图1和图3。在T4时刻，输入电压值在大于通过电路41的延迟时间的时间 间隔内从目标值增加至不小于电路41的阈值的值。因为输入电压值 增加至不小于电路41的阈值电压，感测信号增加至正好大于来自参 考48的参考电压的值，这迫使比较器49的输出高。来自比较器49 的高启动晶体管42，这又启动晶体管22。晶体管22将输入电压耦合 至晶体管21的栅极，从而禁止晶体管21,这将输出13从输入电压中 去耦，如T5时刻所示。因为电路41的阈值电压低于电路28的阈值电压，并且在大于通 过电路41的延迟的时间间隔内输入电压增加，电路41在电路28之 前禁止晶体管21。曲线6i以虚线示出了如果电路41被省略以及电路 28提供晶体管21的禁止以緩慢地改变输入电压时输出电压的值。由 于电路28的较高的阈值电压，电路28在T6时刻禁止晶体管21。曲 线60和61显示，电路41的较低的阈值电压阻止输出电压增加并提供比由电路28提供的控制更加精确的输出电压值的控制。在一个示例性实施例中，电路28的典型阈值电压与大约6.0伏 特的输入电压值有关，以及电路41的典型阈值电压与大约5.5伏特的 输入电压有关。通过电路41和比较器49的延迟时间为大约3微秒， 而二极管37的转换时间大约为0.7微秒。因为由于半导体处理中的变 化，二极管37的齐纳电压从一个半导体管芯(die)至另一半导体管芯 不等，对于5.5伏特的典型齐纳电压值，齐纳电压可以从5.0伏特变 化至6.0伏特。为了保证二极管37对不大于电路41的最小阈值电压 的输入电压值总是截止的，电阻器33和35将电路28的阈值电压变 为大于二极管37的齐纳电压的值。对于此示例性实施例，电阻器33 和35将电路28的阈值电压从齐纳电压变换为5.4至6.6伏特的电压， 其中，典型值为6.0伏特。除了来自参考48的电压之外，还选择电阻 器44和45的值以向电路41提供大约5.5伏特的典型阈值电压。因为 处理变化，最大值和最小值分别为大约5.3和5.7伏特。通过电路41 的延迟时间使得电路41在电路2 8之前、在不小于大约3微秒的时间 间隔内，响应输入电压从目标值至不小于电路41的阈值的变化。对 于输入电压在小于大约3微秒的时间间隔内出现的从目标值到不小于 电路28的阈值电压的变化，电路28在电路41之前响应输入电压变 化。这里，词汇的使用基本上或大约意指期望一个值非常接近于规定 值。但是，如在本领域中所公知的，总是存在阻止该值与规定值精确 一致的微小变化。本领域中适当地规定，直到大约10%的变化被认为 是偏离精确地如这里所描述的理想目标的合理变化。为了有利于电路20的这个功能，晶体管21的源极连接至端子 11，晶体管21的漏极连接至输出13,而栅极一般连接至电阻器24的 第一端子和晶体管22的漏极。电阻器24的第二端子连接至端子12。 晶体管22的源极连接至端子11，而栅极一般连接至电阻器23的第一 端子和节点50。电阻器23的第二端子连接至端子11。电阻器31的 第一端子一般连接至晶体管30的源极和端子11。电阻器31的第二端子一般连接至电阻器33的第一端子和晶体管30的漏极。晶体管30 的栅极连接至节点50。电阻器33的第二端子连接至二极管37的阴极。 二极管37的阳极一般连接至晶体管39的基极和电阻器35的第一端 子。电阻器35的第二端子一般连接至晶体管39的发射极和端子12。 晶体管39的集电极连接至节点50。电阻器44的第一端子连接至端子 11，而电阻器44的第二端子一般连接至比较器49的非反向输入和电 阻器45的第一端子。电阻器45的第二端子连接至端子12。比较器 49的反向输入被连接以接收来自参考48的参考电压。比较器49的输 出连接至晶体管42的栅极。晶体管42的漏极连接至节点50，而源极 连接至端子12。图4简要示出了在半导体管芯71上形成的半导体器件或集成电 路70的实施例的一部分的放大的平面视图。电路20在管芯71上形 成。在大部分实施例中，负载15也与电路20—起在管芯71上。管 芯71还可以包括为了简化附图而未在图4中示出的其他电路。电路 20和器件或集成电路70通过本领域技术人员公知的半导体制备技术 在管芯71上形成。鉴于上述内容，显然公开了一种新颖的器件和方法。包括其他特 征的是形成过电压保护电路，其具有保护输出电压不受以第一速率变 化的输入电压影响的一个电路、以及保护输出电压不受以小于第一速 率的第二速率变化的输入电压影响的第二电路。此外，配置第二电路 具有比第一电路更低的阈值电压为过电压保护电路提供了对耦合至 输出电压的输入电压值的更加精确的控制。尽管用具体的优选实施例对本发明的主题进行了描述，但是显然 对于半导体技术领域的技术人员而言很多替换和变更是明显的。更具体地，本发明的主题是对特定的PNP晶体管、P-沟道晶体管来描述的， 尽管可使用其他MOS和/或双极晶体管，以及双极互补金属氧化物半 导体(BiCMOS)、金属半导体场效应晶体管(MESFET)、异质结 场效应晶体管(HFET)和其他晶体管结构。另外，为了清楚地描述， 始终使用词语"连接(connect)"，但是，其被规定为与词语"耦合(couple)"具有相同的意思。因此，应该将"连接，，解释为包括直接连 接或间接连接。
权利要求
1.一种过电压保护电路，其包括输入，其配置成接收输入电压；输出；旁路元件，其耦合在所述输入和所述输出之间，以及配置成将所述输入电压耦合至所述输出；第一电路，其配置成响应于不小于第一值的所述输入电压而禁止所述旁路元件；以及第二电路，其配置成响应于不小于第二值的所述输入电压而禁止所述旁路元件，所述第二值比所述第一值小。
2. 根据权利要求1所述的过电压保护电路，其中，所述第二电 路包括配置成接收表示所述输入电压的感测信号并形成用于禁止所 述旁路元件的控制信号的比较器，其中，所述比较器配置成响应于不 小于第二值的所述输入电压而形成所述控制信号。
3. 根据权利要求2所述的过电压保护电路，还包括耦合成接收 所述输入信号以及形成所述感测信号的前馈电路。
4. 根据权利要求2所述的过电压保护电路，还包括耦合成启动 所述旁路元件的第一电阻器。
5. 根据权利要求1所述的过电压保护电路，其中，所述第一电 路包括耦合成接收所述输入电压的齐纳二极管。
6. 根据权利要求5所述的过电压保护电路，还包括耦合至所述 齐纳二极管的阈值转换电路。
7. 根据权利要求6所述的过电压保护电路，还包括一个晶体管， 所述晶体管耦合至所述齐纳二极管以及所述阈值转换电路，并且所述 晶体管配置成响应于不小于所述第一值的所述输入电压而形成用于 禁止所述旁路元件的控制信号。'
8. —种形成过电压保护电路的方法，其包括 配置所述过电压保护电路的旁路元件以将输入电压耦合至所述过电压保护电路的输出；对于以第一速率增加的所述输入电压，响应于所述输入电压的第 一值，配置所述过电压保护电路的第一电路以将所述输入电压从所述 输出去耦；响应于以第二速率增加至不小于第二值的所述输入电压，配置所 述过电压保护电路的第二电路以将所述输入电压从所述输出去耦，其 中，所述第二值大于所述第一值。
9.根据权利要求8所述的方法，其中，所述配置所述过电压保 护电路的所述第二电路的步骤，包括配置所述第二电路以大于所述第 一电路响应所述输入电压的速率来响应所述输入电压。
10，根据权利要求8所述的方法，其中，所述配置所述过电压保 护电路的所述第二电路的步骤，包括将所述第二速率配置成大于所述 第一速率。
全文摘要
在一个实施例中，过电压保护电路配置成具有在输入电压的不同值处响应的两个控制电路。
文档编号H02H3/28GK101242089SQ200710180248
公开日2008年8月13日 申请日期2007年10月16日 优先权日2007年2月5日
发明者保罗·米格里尔瓦卡 申请人:半导体元件工业有限责任公司