专利名称：峰值电压保护电路及其方法
技术领域：
本发明涉及晶体管的峰值电压保护的保护电路和方法领域。
背景技术：
蜂窝电话射频(RF)功率放大器(PA)的重要规范是其耐久性。即使在最差情况的条件下，PA也不应击穿。在天线失配条件以及PA的最大输出功率条件下，发生可能超过功率晶体管的击穿电压(BV)的较大集电极峰值电压。GSM PA必须能够承受10∶1的VSWR(所有相位)，并且Vbat＝4.7V，因此才能足够结实。
在双极型IC-技术中，集电极-基极BV和晶体管频率fT是强相关的，即fT和BV的乘积是近似恒定的。因此，必须选择耐久性和速度之间的折衷。通过选择适当的表面厚度(epi-thickness)和集电极掺杂分布来进行权衡。针对GSM PA优化的双极型IC-技术用于相对较高BV的调谐，并且从而具有适中的fT。这减小了它们可能的增益，并因此减小了PA的功率附加效率。
在硅技术中，对表面厚度和集电极掺杂分布进行调谐，用于实现速度和耐久性之间的最佳权衡。可以在2001年11月的IEEE Transactionon Electron Devices，Vol.48，No 11的“Current Status and FutureTrends of SiGeBiCMOS Technology”中找到针对SiGe工艺描述这些权衡的文献。
在低频高功率开关应用中，通常用通常称作“缓冲器(snubber)”的齐纳二极管等来保护开关晶体管。它们限制了开关器件上的最大峰值电压，从而确保其耐久性。
BUKlM200-50DLD“Quad channel TOPFET”的数据表提到了各种类型的集成保护。
针对集成电路的静电放电(ESD)保护，许多不同方法是已知的。二极管和短路器(crowbar)是最常用的。描述保护ESD脉冲的文献示例是2001年Proceedings EOS/ESD Symposium的337-345页的“DiodeNetwork Used as ESD Protection in RF Applications”，以及1992年5月的International Symposium on Circuits and System 1992，Proceeding Vol.6 3-6页的“New ESD protection schemes for BiCMOSprocesses with application to cellular radio designs”。
美国专利No.6,525,611 B1A描述了用于限制最大集电极峰值电压的方法。峰值检测器用于监测集电极电压。当其跳到(trip)特定电平时，减小PA偏置电流，并从而减小输出功率。该专利提到了由于SiGe技术所需减小的击穿电压的原因，而可以获得的潜在功率放大器性能改进。
专利申请WO 03/034586 A1公开了一种交替控制回路，作为防止过度集电极峰值电压的方法。
美国专利No.5,977,823描述了基于RF晶体管的RF放大器。使用限幅电路改进了Rf放大器的线性度。在该限幅电路的一个实施例中，通过利用RF和具有比RF晶体管低的固有击穿电压的另一个晶体管的击穿电压之间的差别，来放宽对较低产品传播(low production spread)的要求。
发明内容
可以看作本发明的一个目的的是提供一种保护晶体管免于峰值电压击穿的保护电路和方法，提供与产品传播无关的精确保护电压阈值。此外，所述电路和方法必须足够快以用于保护RF晶体管。
根据本发明的第一方面，该目的通过提供一种峰值电压保护电路来实现，所述保护电路用于保护关联的高电压NPN晶体管免于击穿，所述保护电路包括低电压NPN元件，连接用于读出与关联的高电压NPN晶体管的基极-集电极电压相关的传感器电压；以及激活电路，用于在触发时限制关联的高电压NPN晶体管的基极-集电极电压，其中，低电压NPN元件与激活电路相连，以便在传感器电压超过低电压NPN晶体管的击穿电压时触发所述激活电路。
在现代的Si和SiGe工艺中，将集电极中的选择性注入(SIC)用于结合表面厚度对击穿电压和fT进行优化。阻塞该SIC导致与具有SIC的晶体管相比具有更高击穿电压的晶体管。具有SIC阻塞的晶体管表示高电压NPN(HV-NPN)晶体管。没有SIC阻塞的元件或晶体管表示低电压NPN(LV-NPN)元件或晶体管。
根据第一方面，LV-NPN元件(集电极-基极结)用于读出表示HV-NPN晶体管的击穿临界基极-集电极的电压，例如所述晶体管可以是需要保护免于击穿的RF功率放大器(PA)中的RF晶体管。然后，将LV-NPN元件的击穿(非破坏性的)用于限定触发激活电路的阈值电压，所述激活电路用于直接地或间接地限制或减小HV-NPN的基极-集电极电压。因此，将LV-NPN击穿电压用作阈值。因为LV-NPN的击穿电压固有地小于HV-NPN的击穿电压，使用LV-NPN击穿以激活保护确保了在比要进行保护的HV-NPN晶体管的击穿电压低的电压处激活所述保护。例如，击穿电压比可以是1.5。IC技术允许更高的击穿电压比，例如3或更大，但是此种较高的击穿电压比可能认为是不实用的。
换句话说，根据第一方面的保护电路利用了具有不同集电极-基极掺杂分布的晶体管之间的击穿电压中的固有差别。结果，根据温度、工艺延续等，很好地限定了RF-器件的检测阈值电平和实际击穿电压之间的安全裕度。
HV-NPN晶体管(BVHV)和LV-NPN元件(BVLV)的击穿电压的绝对值可以由于不同的操作条件和产品扩展而变化，但是仍然固有的是BVLV将低于BVHV，并且同样BVLV便于用作与HV-NPN晶体管的保护有关的电压阈值。使用BVLV作为用于保护电压阈值的偏置，确保了保护阈值比将要进行保护的HV-NPN晶体管的破坏性BVLV小，并且因此可以使用较小的安全裕度。如果使用绝对保护电压阈值，考虑到最差情况条件，需要引入较大的安全裕度，以便保证总是在实际超过HV-NPN的BVHV之前检测到潜在的击穿。因此，必须选择较低的电压阈值，从而引入了对HV-NPN操作区域的不必要限制。可选地，必须选择HV-NPN晶体管以具有较高的击穿电压，然后所述较高的击穿电压将限制晶体管可能的fT。
因为击穿电压BVHV和BVLV中的扩展将沿相同的方向并且以类似的程度发生(因为它们与工艺扩展类似地相关)，由击穿电压BVHV和BVLV之间的差别给出的安全裕度是精确的。
可以连接LV-NPN元件，以便直接地读出HV-NPN晶体管的基极-集电极电压。利用该结构，获得了与LV-NPN元件的击穿电压相等的触发阈值电压。然而，可选地，可以连接LV-NPN元件，以便间接地读出与HV-NPN晶体管的基极-集电极电压有关的电压，例如通过使用另外的部件，因此获得了在与LV-NPN元件的击穿电压不同的HV-NPN晶体管的基极-集电极电压处对激活电路进行触发。
激活电路可以通过减小HV-NPN晶体管的增益，限制关联的HV-NPN晶体管的基极-集电极电压。
在优选实施例中，LV-NPN元件包括连接为反向偏置集电极-基极二极管的LV-NPN晶体管。LV-NPN元件可以包括静电放电(ESD)二极管。
在一些实施例中，激活电路包括箝位晶体管，用于在触发时对HV-NPN晶体管的集电极输出进行箝位。在其他实施例中，激活电路包括衰减器，用于在触发时对HV-NPN晶体管的输入信号进行衰减。在其他实施例中，激活电路用于在触发时减小HV-NPN晶体管的DC偏置电压，从而减小HV-NPN晶体管的基极-集电极电压。激活电路还可以用于在触发时减小HV-NPN晶体管之前的放大器级的增益和/或DC偏置电压，因此减小了HV-NPN晶体管的输入信号幅度，并且从而减小其基极-集电极电压。
在其他实施例中，激活电路包括关联的HV-NPN晶体管，并且其中LV-NPN元件用于在传感器电压超过LV-NPN元件的击穿电压时，直接减小HV-NPN晶体管的基极-集电极电压。
可以连接LV-NPN元件用于读出关联的HV-NPN晶体管的基极-集电极电压。
LV-NPN元件可以表现出与关联的HV-NPN晶体管的基极-集电极击穿电压差别近似1.5因子的击穿电压。
本发明的第二方面提出了一种对HV-NPN晶体管进行峰值电压保护的方法，包括步骤利用HV-NPN晶体管和LV-NPN元件之间的击穿电压的差别，保护HV-NPN晶体管免于基极-集电极击穿。
优选地，所述方法包括步骤使用LV-NPN元件读出与HV-NPN晶体管的基极-集电极电压相关的传感器电压；以及在传感器电压超过LV-NPN元件的击穿电压时，减小HV-NPN晶体管的基极-集电极电压。
减小HV-NPN晶体管的基极-集电极电压的步骤可以包括减小HV-NPN晶体管的电压增益的步骤。
优选地，LV-NPN元件包括二极管配置的LV-NPN晶体管。
本发明的第三方面提出了一种RF功率放大器，包括高电压功率晶体管；根据第一方面的保护电路。
本发明的第四方面提出了一种电子芯片，包括根据第三方面的RF功率放大器。
本发明的第五方面提出了一种RF设备，包括根据第三方面的RF功率放大器。RF设备可以从以下组成的组中来选择移动电话、膝上型计算机、个人数字助理(PDA)、PCMCIA卡。
应该理解的是，根据第一方面的保护电路、根据第二方面的保护方法、或根据第三方面的RF功率放大器也可以应用于其他类型设备的宽广范围之内。非穷举示例是诸如光学线路驱动器之类的线路驱动器、开关电源、功率管理单元(PMU)。
以下参考附图更加详细地描述本发明，其中图1示出了说明RF功率晶体管的安全操作区域(SOA)的曲线；图2示出了LV-NPN晶体管和HV-NPN晶体管之间的差别。上半部分示出了针对两个晶体管类型的掺杂分布，而下半部分示出了它们不同的集电极-基极击穿电压；图3示出了基于箝位电路的第一保护原理；图4示出了基于输入衰减的第二保护原理；图5示出了基于DC偏置减小的第三保护原理；
图6示出了基于要进行保护的晶体管的触发的第四保护原理；图7示出了第一保护原理的优选实现；图8示出了第二和第三保护原理的优选实现；以及图9示出了第四保护原理的优选实现。
尽管可以对本发明进行各种修改和可选形式的选择，具体实施例已经在附图中作为示例示出，并且将在这里进行详细描述。然而，应该理解的是，本发明并不受限于公开的特定形式。相反，本发明意欲覆盖落在由所附权利要求所限定的精神和范围之内的全部修改、等价物以及可选物。
具体实施例方式
图1示出了功率晶体管的典型安全操作区域(SOA)，即，集电极电流I0对集电极-发射极电压Uce。针对较高和中间的集电极电流和电压，SOA受到由Pdiss表示的曲线的线性阶段表示的耗散功率的限制。然而，针对较低的集电极电流，SOA受到由虚线圈表示的雪崩倍增AM区的限制，其中击穿可以建立并且进入由另一个虚线圈表示的雪崩击穿AB区。在雪崩击穿区AB中，晶体管将达到其集电极-基极结的击穿电压BV。可以用于针对保护的检测阈值的箝位电压CV的典型位置由粗直虚线表示。如果当超过箝位电压CV时激活快速保护，仍然可以使晶体管免遭破坏性击穿电压BV。
图2的上半部分作为位置x的函数示出了针对LV-NPN晶体管(虚线曲线)和HV-NPN(实线曲线)的掺杂分布dp的示例。如所看出的，除了n型掺杂集电极层之外，LV-NPN和HV-NPN晶体管具有相同掺杂分布，其中清楚地看出HV-NPN晶体管的集电极中的选择性注入(SIC)阻塞，以将其与LV-NPN晶体管相区分。
图2的下半部分作为集电极-基极电压Ubc的函数示出了针对两个晶体管类型所得到的集电极电流Ic。如所看出的，在两个晶体管类型之间的BV中存在差别，分别由BVLV和BVHV表示。BVLV固有地低于BVHV。因为BVLV和BVHV之间的此差别是由于在图2的上半部分中表示的不同掺杂分布所限定的结构性差别导致的，相对于产品扩展、温度等很好地限制了BV差别。
根据本发明，利用BVLV和BVHV之间的固有差别来限定保护电路中的峰值电压检测阈值。将LV-NPN晶体管的BVLV用于限定HV-NPN晶体管的最大可允许峰值集电极电压，从而用来限定保护阈值电压。当超过该阈值电压时，对激活电路进行触发。然后，激活电路用来将集电极电压减小到安全电平以便保护HV-NPN晶体管。
在以下的图3至图6中，描述了四种不同的保护电路原理。全部四种原理是基于保护HV-NPN功率晶体管T3免于由于较高集电极-基极电压峰值的击穿。T3由电源电压Vsupp供电，并且响应于输入信号RF_IN来驱动负载Z_L。全部保护电路使用基于LV-NPN晶体管的集电极峰值电压检测器DET，利用其BVLV以激活限制HV-NPN晶体管的有效(电压)增益的电路。因为连接LV-NPN而使其为非重载，针对LV-NPN晶体管，达到BVLV将是非破坏性的。优选地，用作电压检测器的LV-NPN晶体管具有短路的基极-发射极。通过增加与LV-NPN串联的一个或更多基极-发射极二极管，可以按照Ube的步长来调节有效阈值检测电平。
图3示出了第一保护原理，其中基于LV-NPN晶体管元件的检测器DET连接用来检测T3的集电极电压。当峰值电压检测器DET检测到集电极电压超过检测器LV-NPN的BVLV时，检测器DET触发以某种方式对T3的集电极电压进行箝位的箝位电流CLMP，从而减小T3的集电极电压。因为将T3的集电极箝位于BVLV，即低于其自身的击穿电压BVHV，保护T3免于击穿。
图4示出了第二原理，其中检测器DET对设置在T3的输入处的衰减器RF-ATT进行触发。当检测器DET检测到集电极电压超过BVLV时，检测器触发使输入信号RF-IN衰减的衰减器RF-ATT，以便减小T3的输入，并且从而在达到BVHV之前减小其集电极电压。
图5示出了第三原理，其中检测器DET对用于对T3进行DC偏置的电路DC-B进行触发。当检测器DET检测到集电极电压超过BVHV时，其对DC偏置电路DC-B进行触发，所述DC偏置电路作为响应减小T3的DC偏置，并且从而在达到BVHV之前减小其集电极电压。
图6示出了第四原理，其中当检测器DET检测到集电极电压超过BVLV时，检测器DET直接对T3进行触发。从而，可以直接影响T3，以便减小其集电极电压，并且从而保护其免于达到BVHV。
以下将结合图7、图8和图9描述上述保护原理的三个实施例。在全部三个实施例中，连接基于HV-NPN功率晶体管T3的RF PA，用于响应于输入信号RF_IN来驱动负载Z_L。电源电压是Vsupp。在极限条件下(较高的电池电压Vsupp，较高的负载阻抗Z_L，较高的输出功率)，T3的集电极峰值电压变得较大。用基于晶体管T1和T2的DC偏置电路，对T3进行偏置。在图7、图8和图9的全部三个实施例中，将峰值电压检测器具体实现为配置为反向偏置集电极-基极二极管的LV-NPN晶体管T15。其可以具体实现为具有针对较好的电流处理能力而优化的结构的ESD二极管，并且因此而紧凑。
图7示出了具有根据上述第一原理的保护电路(即基于箝位电路)的RF PA的具体实现。箝位电路包括HV-NPN晶体管T16和T17。当T3的峰值集电极电压超过Ube_17+BV_T15+U_Re2(即，检测电压阈值)时，电流流过驱动T17的T15。T17及其串联晶体管T16传导较大的箝位电流。从而，限制了T3的集电极电压。
将检测器LV-NPN晶体管T15配置为对实际箝位晶体管T17进行触发的反向偏置结。由于T17的电流增益，限制了T15所需的电流处理能力，这允许使用相对较小的器件。T17操作于正常模式。通过使用晶体管T16限制其功率消耗，并且因此用来分配T17和T16上的耗散功率。此外，共射-共基放大器的使用防止了T17的雪崩击穿。将二极管堆用于产生T16的基极基准电压。即使当电池电压较高时，在此堆中较大数量的二极管用来防止箝位时的任何泄漏电流。在如图7所示的示例中，将8个二极管的二极管堆用于与最大电源电压5V相连。
LV-NPN T15和HV-NPN T16、T17的非破坏性击穿较快，并且因此可以很好地跟随RF晶体管T3的集电极电压变化。所使用的前馈电路概念确保了较好的可靠性。可以并行地使用多于一个箝位，以分配对分布式PA的死区(die area)的保护。T17中较高的功率密度可能引起T17的热不稳定性。与RF晶体管T3的热不稳定性类似，其可以通过应用分布式(发射极)衰退Re2来改善。
图8示出了基于上述第二或第三保护原理的保护电路实施例。将检测器LV-NPN T15晶体管用于对衰减器和/或偏置电路进行触发，以限制RF晶体管T3的最大集电极电压。TNM1用于触发时减小T3的DC偏置，而TNM2用于在触发时对T3的RF输入信号进行衰减。在图8的电路中，RF晶体管T3的最大集电极电压(即，检测阈值电压)等于Uth_NM1/2+BV_T15。
图9示出了基于上述第四保护原理(即，对要保护的PA晶体管的进行直接触发)的保护电路实施例。在图9中示出了检测器LV-NPN晶体管T15直接对RF HV-NPN晶体管T3进行触发，以限制RF晶体管T3的峰值集电极电压。最大集电极电压(即，保护阈值电压)等于Ube_T3+BV_T15+U_Re。
在权利要求中，包括用于图中的参考符号，仅为了清楚的原因。这些用于图中的典型实施例的参考符号不应该以任何方式解释为限制权利要求的范围。
应当注意的是，本发明的保护范围并不局限于这里所描述的实施例。本发明的保护范围也不被权利要求中的参考数字所限制。词语“包括”不排除除权利要求所提及的那些部件以外的其他部件的存在。元件前的词语“一个”不排除多个此种元件的存在。形成本发明一部分的装置可以按照专用硬件或可编程目的处理器的形式来具体实现。本发明存在于每一个新特征或其特征组合中。
权利要求
1.一种峰值电压保护电路，用于保护关联的高电压NPN晶体管(T3)免于击穿，所述保护电路包括低电压NPN元件(T15)，用于读出与关联的高电压NPN晶体管(T3)的基极-集电极电压相关的传感器电压；以及激活电路，用于在触发时限制关联的高电压NPN晶体管(T3)的基极-集电极电压，其中，低电压NPN元件(15)与激活电路相连，用于在传感器电压超过低电压NPN晶体管(T15)的击穿电压时触发所述激活电路。
2.如权利要求1所述的保护电路，其中，激活电路配置用于通过减小高电压NPN晶体管(T3)的增益，来限制关联的高电压NPN晶体管(T3)的基极-集电极电压。
3.如权利要求1所述的保护电路，其中，低电压NPN元件(T15)包括连接为反向偏置集电极-基极二极管的低电压NPN晶体管(T15)。
4.如权利要求1所述的保护电路，其中，低电压NPN元件(T15)包括静电放电二极管。
5.如权利要求1所述的保护电路，其中，激活电路包括箝位晶体管(T16、T17)，用于在触发时对高电压NPN晶体管(T3)的集电极输出进行箝位。
6.如权利要求1所述的保护电路，其中，激活电路包括衰减器(RF-ATT)，用于在触发时对高电压NPN晶体管(T3)的输入信号(RF_IN)进行衰减。
7.如权利要求1所述的保护电路，其中，激活电路(DC-B)配置用于在触发时减小高电压NPN晶体管(T3)的DC偏置电压。
8.如权利要求1所述的保护电路，其中，激活电路(DC-B)配置用于在触发时减小高电压NPN晶体管(T3)之前的放大器级的DC偏置电压。
9.如权利要求1所述的保护电路，其中，激活电路(DC-B)配置用于在触发时减小高电压NPN晶体管(T3)之前的放大器级的增益。
10.如权利要求1所述的保护电路，其中，激活电路包括相关的高电压NPN晶体管(T3)，并且低电压NPN元件(T15)配置用于在传感器电压超过低电压NPN元件(T15)的击穿电压时，直接减小高电压NPN晶体管(T3)的基极-集电极电压。
11.如权利要求1所述的保护电路，其中，低电压NPN元件(T15)连接用于读出关联的高电压NPN晶体管(T3)的基极-集电极电压。
12.一种对高电压NPN晶体管(T3)进行峰值电压保护的方法，包括步骤利用高电压NPN晶体管(T3)和低电压NPN元件(T15)之间击穿电压的差别，保护高电压NPN晶体管(T3)免于基极-集电极击穿。
13.如权利要求12所述的方法，还包括步骤使用低电压NPN元件(T15)读出与高电压NPN晶体管(T3)的基极-集电极电压相关的传感器电压；以及在传感器电压超过低电压NPN元件(T15)的击穿电压时，减小高电压NPN晶体管(T3)的基极-集电极电压。
14.如权利要求13所述的方法，其中，减小高电压NPN晶体管(T3)的基极-集电极电压的步骤包括减小高电压NPN晶体管(T3)的电压增益的步骤。
15.如权利要求12所述的方法，其中，低电压NPN元件(T15)包括二极管配置的低电压NPN晶体管(T15)。
16.一种RF功率放大器，包括高电压功率晶体管(T3)以及如权利要求1所述的保护电路。
17.一种电子芯片，包括如权利要求16所述的RF功率放大器。
18.一种RF设备，包括如权利要求16所述的RF功率放大器。
全文摘要
一种峰值电压保护电路，用于保护关联的高电压NPN晶体管(T3)免于击穿，所述保护电路包括低电压NPN元件(T15)，用于读出与关联的高电压NPN晶体管(T3)的基极－集电极电压相关的传感器电压。所述电路还包括激活电路，用于在触发时限制关联的高电压NPN晶体管(T3)的基极－集电极电压。低电压NPN元件(15)与激活电路相连，用于在传感器电压超过低电压NPN晶体管(T15)的击穿电压时触发所述激活电路。
文档编号H03F1/52GK101023579SQ200580031491
公开日2007年8月22日 申请日期2005年9月14日 优先权日2004年9月21日
发明者阿德里安努斯·范贝松森, 罗纳德·考斯特, 罗伯·M·海瑞斯, 德米特里·P·普瑞霍德克, 巴特·巴姆 申请人:皇家飞利浦电子股份有限公司