专利名称：交换式电源电路及计算机系统的制作方法
技术领域：
本发明涉及一种交换式电源电路(Switching Power Circuit)及计算机系
统，尤涉及一种使用于计算机系统且具节能效果的交换式电源电路。
背景技术：
一般来说，计算机系统内中央处理器(CPU)的电源并不是直接由电源供 应器所提供，主要原因为中央处理器(CPU)所需的核心电流(Icore)是按照其负 载的大小而不断改变，因此，中央处理器(CPU)所需的核心电流(Icore)可能瞬 间内增强或减弱，而电源供应器是无法直接对如此突如其来的改变作出反 应。为了解决此一问题，主板上设有专为中央处理器(CPU)供电的交换式电 源电路。
请参照图1，其所示为已知计算机主板上的交换式电源电路示意图。该 交换式电源电路主要包含 一脉冲宽度调制控制单元(Pulse Width Modulation Controller,以下简称PWM控制单元)IO、 一脉冲宽度调制驱动单元(以下简 称PWM驱动单元)12、与一脉冲宽度调制电路(以下简称PWM电路)14。
再者，PWM控制单元IO可以输出一脉冲宽度调制信号(以下简称PWM 信号)至PWM驱动单元12。
再者，PWM驱动单元12可根据PWM信号产生第一驱动信号SI与第 二驱动信号S2。
再者，PWM电路14中包括一上功率晶体管(Hi Side M0S)M1、 一下功 率晶体管(Low Side MOS)M2、 一输出电感(Output Inductance)Lo、与一输出 电容(OutputCapacitor)Co。其中，上功率晶体管Ml漏极(D)连接至一电源电 压Vcc，上功率晶体管M1栅极(G)接收第一驱动信号S1，上功率晶体管Ml 源极(S)连接至输出电感Lo的第一端。下功率晶体管M2漏极(D)连接至输出 电感Lo的第一端，下功率晶体管M2栅极(G)接收第二驱动信号S2，下功率 晶体管Ml源极(S)连接至接地端(GND)。再者，上功率晶体管Ml源极(S)与下功率晶体管M2漏极(D)可视为交换 式电源电路的相位端(Phase terminal, P)。
再者，输出电感Lo的第二端为核心电流输出端Icore。而输出电容Co 连接于核心电流输出端Icore与接地端GND之间。
再者，核心电流输出端Icore可连接至主板上的电源层(PowerLayer,未 示)，而电源层则接至中央处理器(CPU)用以提供中央处理器(CPU)所需的核 心电流；再者，上功率晶体管M1与下功率晶体管M2为N型金属氧化物半 导体晶体管(N-MOSFET)，而电源电压Vcc为19V。
交换式电源电路其主要功能是根据中央处理器(CPU)所发出的电压电平 需求，瞬间反应并提供稳定的核心电流Icore至主板上。其原理是检测中央 处理器(CPU)的电压识别信号(Voltage Identification Digital,以下简称VID信 号)，而VID信号和中央处理器(CPU)的实际负载有关。当检测到VID信号 后，PWM控制单元10能根据所检测到VID信号而输出PWM信号。PWM 驱动单元12再根据所接收的PWM信号输出第一驱动信号Sl与第二驱动信 号S2。第一驱动信号SI与第二驱动信号S2可分别控制上功率晶体管Ml 与下功率晶体管M2的导通(ON)或截止(OFF)，且同一时间上功率晶体管M1 与下功率晶体管M2仅有其一导通(ON)。
举例来说，当PWM控制单元10根据所检测到VID信号而得知中央处 理器(CPU)处于高负载时，此时可通过所输出的PWM信号，使得PWM驱动 单元12所输出的第一驱动信号S1让上功率晶体管M1导通(ON)的时间较长， 也即让PWM驱动单元12所输出的第二驱动信号S2让下功率晶体管M2截 止(OFF)的时间较长，此时交换式电源电路的相位端P则可通过电源电压Vcc 输出具较大值的核心电流至核心电流输出端Icore，用以增强中央处理器 (CPU)的效率。反之，当PWM控制单元10根据所检测到VID信号而得知中 央处理器(CPU)处于低负载时，此时可通过所输出的PWM信号，使得PWM 驱动单元12所输出的第一驱动信号Sl让上功率晶体管Ml截止(OFF)的时 间较长，也即让PWM驱动单元12所输出的第二驱动信号S2让下功率晶体 管M2导通(ON)的时间较长，此时交换式电源电路的相位端P则可通过电源 电压Vcc输出具较小值的核心电流至核心电流输出端Icore，用以减少中央处 理器(CPU)的能耗。输出电感Lo则用为储能整流的元件，在电流通过时将过多的能量暂存起来，或在电流不足时再释放能量，以达到稳定电流的作用； 输出电容Co则具备蓄电滤波的功能，不单可去除低频杂波，还负责储备电 流，确保稳定供电给中央处理器(CPU)。
由于主板上与周边元件会产生寄生电感(Parasitic Inductance),当上功率 晶体管Ml在瞬间导通(ON)时，上功率晶体管Ml会产生一较大值的瞬间电 流，由于寄生电感所产生的电压为Vpl=L*di/dt，使得Vpl瞬间拉高而造成电 压突波(Spike)的产生，其中Vpl为寄生电感所产生的突波电压，L为寄生电 感的电感值，i为流经寄生电感的电流值。而过大的突波电压将可能造成交 换式电源电路中的功率元件的损坏。
请参照图2，其所示为交换式电源电路的相位端所输出的电压示意图。
首先，在时间点tl，上功率晶体管M1瞬间导通(ON)，此时相位端P开 始输出电压(Vlow，为上功率晶体管Ml导通前相位端P所输出的电压)。
在时间点tl至时间点t2间，相位端P所输出的电压不断升高。
在时间点t2，突波开始产生。
在时间点t3，突波达到最高值(Vspike-max)。
在时间点t3至时间点t4，突波不断衰减。
在时间点t4，突波消失，交换式电源电路中的相位端P所输出电压达到 稳态(Vhigh,为上功率晶体管Ml导通后相位端P所输出达成稳态的电压)。
为了解决过大的突波电压(或突波电流)将造成交换式电源电路中的功率 元件的损坏， 一般可采用一缓冲电路。请参照图3，其所示为已知的交换式 电源电路。与图l不同的是，图3所示的交换式电源电路在相位端P并联一 缓冲电路16。该缓冲电路16还包含一电阻Rs与一电容Cs，电阻Rs的第一 端连接至相位端P;电阻Rs的第二端连接至电容Cs的第一端；电容Cs的 第二端接地。
首先，当上功率晶体管M1导通(ON)而下功率晶体管M2截止(OFF)时， 相位端P的电压Vds开始上升，电源电压Vcc所产生的输入电流Iinput可经 由电阻Rs对电容Cs充电。当上功率晶体管Ml截止(OFF)而下功率晶体管 M2导通(ON)时，储存于电容Cs的能量经由电阻Rs及下功率晶体管M2放 电。由于缓冲电路16会消耗部分突波能量，使得消耗在功率元件的能量减 少，进而达成保护的目的。在缓冲电路16中的充电和放电时间是由电阻Rs与电容Cs的值所决定， 一般电阻值介于几十至几百欧姆，而电容值则介于
几百pF至几十nF。
请再参照图2，由于已知的缓冲电路16不仅只吸收突波所产生的能量(时 间点t2至时间点t4间)，在相位端P开始输出电压后与突波开始产生前间的 能量(时间点tl至时间点t2)，也会被缓冲电路16所吸收。在讲究节能减耗 的今日，实为一种浪费。
发明内容
有鉴于此，本发明的目的在于提供一种交换式电源电路及计算机系统， 以改善现有技术的缺陷。
本发明为一种交换式电源电路，连接至一计算机系统的一主板，包含-一脉冲宽度调制电路，该脉冲宽度调制电路包含一相位端，其中该脉冲宽度 调制电路可经由该相位端输出一输出电压至该主板；以及一缓冲电路，该缓 冲电路包含一齐纳二极管，其中该齐纳二极管的负极端连接至该相位端，正 极端连接至一接地端；其中，该齐纳二极管的击穿电压与该输出电压达成稳 态后的电平相等。
本发明另提出一种计算机系统，包含一主板、 一脉冲宽度调制电路以及 一缓冲电路；脉冲宽度调制电路包含一相位端，其中该脉冲宽度调制电路可 经由该相位端输出一输出电压至该主板；该缓冲电路还包含一齐纳二极管， 其中该齐纳二极管的负极端连接至该输出电感的第一端，正极端连接至该接 地端。
通过本发明的交换式电源电路及计算机系统，齐纳二极管所实现的缓冲 电路不仅可吸收上功率晶体管瞬间导通(ON)所产生的突波，又不会造成能量 的损失。此外，由于交换式电源电路每秒导通(ON)或截止(OFF)的次数高达 数十万次，其减少的能量损耗将十分可观。
图1所示为已知计算机主板上的交换式电源电路示意图。 图2所示为交换式电源电路的相位端所输出的电压示意图。 图3所示为已知交换式电源电路。图4A所示为齐纳二极管的电路符号。 图4B所示为齐纳二极管的等效模型。 图5所示为本发明的交换式电源电路。
图6所示为本发明的交换式电源电路的相位端所输出的电压示意图。
具体实施例方式
本发明的具有节能效果的交换式电源电路，主要是利用一由齐纳二极管 (ZenerDiode)所实现的缓冲电路所达成。
请参照图4A，其所示为齐纳二极管的电路符号。与其它二极管不同的 是，齐纳二极管主要是应用于反向偏置击穿区(Breakdown)的操作，且具有一 击穿电压。当反向偏置电压(Vz)小于齐纳二极管的击穿电压时，齐纳二极管 为截止(OFF);当反向偏置电压达到击穿电压时，则齐纳二极管发生击穿而 导通(ON)，此时齐纳二极管本身仍然存在击穿电压的压降，此时就算电压继 续增加，两端电压仍会维持此一压降，且二极管本身并不会因此而损坏。
请参照图4B，其所示为齐纳二极管的等效模型，其中Vzo为齐纳二极 管的击穿电压而Rz为齐纳二极管的内部电阻。首先，当反向偏置电压Vz 小于齐纳二极管的击穿电压Vzo时，齐纳二极管为截止(OFF);当反向偏置 电压Vz等于或大于击穿电压Vzo时，则齐纳二极管发生击穿而操作在反向 偏置击穿区，两端因而导通(ON)，此时齐纳二极管本身仍然存在击穿电压 Vzo的压降。
请参照图5，其所示为本发明的交换式电源电路。该交换式电源电路主 要包括一 PWM控制单元20、 一 PWM驱动单元22、 一 PWM电路24、与一 缓冲电路26。其中，PWM控制单元20、 PWM驱动单元22、与PWM电路 24和前述的PWM控制单元10、 PWM驱动单元12、与PWM电路14功能 相同，故不予赘述。
再者，缓冲电路26可由一齐纳二极管28所实现，且齐纳二极管28的 负极端连接至相位端P;齐纳二极管28的正极端接地。
再者，为方便说明本发明的交换式电源电路的工作原理，将以一本发明 的交换式电源电路的相位端P所输出的电压搭配图5所示为本发明的交换式 电源电路作说明。请参照图6，其所示为本发明的交换式电源切换电路的相位端P所输出的电压示意图，其中Vl0W为上功率晶体管Ml导通前相位端P
所输出的电压；Vhigh为上功率晶体管Ml导通后相位端P所输出达成稳态 的电压；Vzo为齐纳二极管28的击穿电压。而齐纳二极管的击穿电压可选 择等于或大于Vhigh。
首先，在时间点tl，上功率晶体管M1瞬间导通(ON)，此时相位端P开 始输出电压。
在时间点tl至时间点t2，相位端P所输出的电压不断垫高，由于此时相 位端P所输出的电压低于齐纳二极管28的击穿电压Vzo，而无法导通齐纳 二极管28，此时相位端P所输出的电压输出至输出电感Lo并提供给主板。
在时间点t2，突波开始产生。
在时间点t2至时间点t3，突波电压不断垫高，由于此时突波电压的电平 仍低于齐纳二极管28的击穿电压Vzo，而无法导通齐纳二极管28，此时突 波电压无法经由截止(OFF)的齐纳二极管28短路至地。
在时间点t3，突波电压的电平升高到齐纳二极管28的击穿电压Vzo， 齐纳二极管28瞬间导通(ON)。
在时间点t3至时间点t5间，突波电压皆高于击穿电压Vzo，此时突波 电压可经由导通(ON)的齐纳二极管28短路至地，因此，相位端P所输出的 电压维持在击穿电压Vzo。
其中，在时间点t4，突波电压达到最高值(Vspike-max)，此时的齐纳二 极管28会有最大的击穿电流(Breakdown current)。
在时间点t5，突波电压衰减至齐纳二极管28的击穿电压Vzo，齐纳二 极管28瞬间截止(OFF)。
在时间点t5至时间点t6间，突波电压不断衰减，由于此时齐纳二极管 28己为截止(OFF)且突波电压的电平低于齐纳二极管28的击穿电压Vzo，此 时突波电压己无法经由截止(OFF)的齐纳二极管28短路至地。
在时间点t6，突波消失，此时相位端P所输出的电压达于稳态，且输出 至输出电感Lo并提供给主板。
与已知缓冲电路相比，在本发明的缓冲电路26的齐纳二极管28导通前， 相位端P所输出的电压(时间点tl至时间点t3间)并不会被缓冲电路26短路 至地，此时相位端P所输出的电压仍可输出至输出电感Lo并提供给主板。如此将可达到本发明的节能效果。
再者，在齐纳二极管28导通(ON)前(时间点t2至时间点t3间)或是在齐 纳二极管28截止(OFF)后(时间点t5至时间点t6间)，即使有部分的突波电压 无法经由缓冲电路26短路至地，此时可通过选择具适当大小击穿电压Vzo 的齐纳二极管28，使得其击穿电压Vzo相等于上功率晶体管Ml导通后相位 端P所输出达成稳态的电压Vhigh，如此将可避免时间点t2至时间点t3间与 时间点t5至时间点t6间所产生的突波电压。
因此，通过由齐纳二极管所实现的缓冲电路，不仅可吸收上功率晶体管 瞬间导通(ON)所产生的突波，又不会造成能量的损失。此外，由于交换式电 源电路每秒导通(ON)或截止(OFF)的次数高达数十万次，其减少的能量损耗 将十分可观。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本 发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各 种更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。
权利要求
1. 一种交换式电源电路，连接至计算机系统的主板，其特征是，包含脉冲宽度调制电路，上述脉冲宽度调制电路包含相位端，其中上述脉冲宽度调制电路可经由上述相位端输出输出电压至上述主板；以及缓冲电路，上述缓冲电路包含齐纳二极管，其中上述齐纳二极管的负极端连接至上述相位端，正极端连接至接地端。
2. 根据权利要求1所述的交换式电源电路，其特征是，其中上述脉冲宽 度调制电路还包含第一功率晶体管与第二功率晶体管，上述第一功率晶体管 的漏极连接至电源电压，上述第二功率晶体管的源极连接至上述接地端，上 述第一功率晶体管的源极与上述第二功率晶体管的漏极共同连接至上述相 位端，且上述相位端所输出的上述输出电压大小可经由上述第一功率晶体管 与上述第二功率晶体管的导通或截止的时间长短来控制。
3. 根据权利要求2所述的交换式电源电路，其特征是，还包含脉冲宽度调制控制单元，上述脉冲宽度调制控制单元可根据上述主板的实际负载，输出脉冲宽度调制信号；以及脉冲宽度调制驱动单元，连接于上述脉冲宽度调制控制单元与上述脉冲宽度调制电路之间，上述脉冲宽度调制驱动单元可根据所接收的上述脉冲宽度调制信号，分别输出第一驱动信号与第二驱动信号至上述第一功率晶体管与上述第二功率晶体管的栅极，用以分别控制上述第一功率晶体管与上述第 二功率晶体管的导通或截止。
4. 根据权利要求2所述的交换式电源电路，其特征是，其中上述第一功 率晶体管与上述第二功率晶体管为N型金属氧化物半导体晶体管。
5. 根据权利要求2所述的交换式电源电路，其特征是，其中上述电源电 压为19伏特。
6. 根据权利要求2所述的交换式电源电路，其特征是，其中上述第一功 率晶体管与上述第二功率晶体管在同一时间内仅有其一导通。
7. 根据权利要求2所述的交换式电源电路，其特征是，其中上述输出电 压为上述第一功率晶体管导通且上述第二功率晶体管截止时，上述相位端所 输出达成稳态的电压。
8. 根据权利要求1所述的交换式电源电路，其特征是，其中上述脉冲宽度调制电路还包含输出电感与输出电容，上述输出电感的第一端连接于上述 相位端，上述输出电感的第二端连接于上述主板，上述输出电容的第一端连 接于上述输出电感的第二端与上述主板，上述输出电容的第二端连接于上述 接地端。
9. 根据权利要求l所述的交换式电源电路，其特征是，其中，上述齐纳 二极管的击穿电压与上述输出电压达成稳态后的电平相等。
10. —种计算机系统，其特征是，包含 主板；脉冲宽度调制电路，上述脉冲宽度调制电路包含相位端，其中上述脉冲 宽度调制电路可经由上述相位端输出输出电压至上述主板；以及缓冲电路，上述缓冲电路还包含齐纳二极管，其中上述齐纳二极管的负 极端连接至上述相位端，正极端连接至接地端。
11. 根据权利要求10所述的计算机系统，其特征是，其中上述脉冲宽度 调制电路还包含第一功率晶体管、第二功率晶体管、输出电感与输出电容， 上述第一功率晶体管的漏极连接至电源电压，上述第一功率晶体管的源极连 接至上述第二功率晶体管的漏极，上述第二功率晶体管的源极连接至接地 端，上述第一功率晶体管的源极与上述第二功率晶体管的漏极共同连接至上 述输出电感的第一端，上述输出电感的第二端连接上述主板，上述输出电容 的第一端连接至上述输出电感的第二端与上述主板，上述输出电容的第二端 连接上述接地端。
12. 根据权利要求11所述的计算机系统，其特征是，还包含 脉冲宽度调制控制单元，上述脉冲宽度调制控制单元可根据上述主板的实际负载，输出脉冲宽度调制信号；以及脉冲宽度调制驱动单元，连接于上述脉冲宽度调制控制单元与上述脉冲 宽度调制电路之间，上述脉冲宽度调制驱动单元可根据所接收的上述脉冲宽 度调制信号，分别输出第一驱动信号与第二驱动信号至上述第一功率晶体管 与上述第二功率晶体管的栅极，用以分别控制上述第一功率晶体管与上述第 二功率晶体管的导通或截止。
13. 根据权利要求11所述的计算机系统，其特征是，其中上述第一功率 晶体管与上述第二功率晶体管为N型金属氧化物半导体晶体管。
14. 根据权利要求11所述的计算机系统，其特征是，其中上述电源电压为19伏特。
15. 根据权利要求11所述的计算机系统，其特征是，其中上述第一功率晶体管与上述第二功率晶体管在同一时间内仅有其一导通。
16. 根据权利要求11所述的计算机系统，其特征是，其中，上述齐纳二极管的击穿电压与当上述第一功率晶体管导通且上述第二功率晶体管截止 时，上述第一功率晶体管的源极与上述第二功率晶体管的漏极所输出电压相 等。
全文摘要
一种交换式电源电路及计算机系统，交换式电源电路连接至一计算机系统的一主板，包含一脉冲宽度调制电路，该脉冲宽度调制电路包含一相位端，其中该脉冲宽度调制电路可经由该相位端输出一输出电压至该主板；以及一缓冲电路，该缓冲电路包含一齐纳二极管，其中该齐纳二极管的负极端连接至该相位端，正极端连接至一接地端；其中，该齐纳二极管的击穿电压与该输出电压达成稳态后的电平相等。本发明通过由齐纳二极管所实现的稳压电路，不仅可吸收上功率晶体管瞬间导通(ON)所产生的尖峰，又不会造成能量的损失。
文档编号H02M3/04GK101441509SQ20081018536
公开日2009年5月27日 申请日期2008年12月22日 优先权日2008年12月22日
发明者苏圣杰, 陈荣泰 申请人:华硕电脑股份有限公司