专利名称：栅控整流器的制作方法
技术领域：
本实用新型有关一种栅控整流器以提高整流效率。
背景技术：
已知的整流电路(rectification circuits)利用二极管(diodes)的单向导通 (unidirectional conduction)特性将交流弦波电压(AC sinusoidal voltage)整流 成直流脉波电压(DC pulsating voltage)。例如，图1为半波整流电路(half-wave rectification circuit);图2A、 2B、 3A与3B为全波整流电路(full-wave rectification circuit);其中，L与N分别为火线(line)与中性线(neutral) ; T1与T2为隔 离变压器(isolation transformers); D0、 D1 、 D2与D3为整流二极管(rectification diodes) ; BD1与BD2为桥式二极管(bridge diodes) ; RO为负载电阻(load resistors)。
二极管整流器通常苦于较高的导通损失(conduction loss)。
实用新型内容
本实用新型的目的是提供一种栅控整流器以降低导通损失且提高整流效率。 本实用新型的栅控整流器包含一线电压(line voltage)极性检测电路、 一固 定电压源、 一驱动电路与一栅控晶体管。
该栅控晶体管可为一金属氧化物半导体场效应晶体管(MOSFET)或一绝缘 栅双极晶体管(IGBT)。若负载为电阻性(resistive)，该栅控晶体管可为一双向 MOSFET (BMOS)、 一单向MOSFET (UMOS)或一 IGBT。若负载为电容性 (capacitive)，该栅控晶体管须为一 UMOS或一 IGBT。该固定电压源由外部电 路提供或感应且被参考至该MOSFET的源极或该IGBT的发射极。该线电压极性 检测电路检测线电压的极性且控制该驱动电路以导通或截止该栅控晶体管。本实用新型的栅控整流器，其优点是可以离散零件(discrete components) 或集成电路(integrated circuits)实现，可被应用于整流电路以降低导通损失且提 高整流效率。
图1为已知的半波整流器的电路图。
图2A、 2B、 3A与3B为已知的全波整流器的电路图。
图4、 5A、 5B、 6A、 6B与6C为根据本实用新型的NMOS整流器的电路图。
图7A与图7B为根据本实用新型的第一实施例的NMOS驱动结构电路示意图。
图8为根据本实用新型的第二实施例的NMOS驱动结构电路示意图。 图9为根据本实用新型的第三实施例的NMOS驱动结构电路示意图。 图10为根据本实用新型的第四实施例的NMOS驱动结构电路示意图。
具体实施方式
一般而言，二极管、UMOS与绝缘栅双极晶体管(Insulated Gate Bipolar Transistor, IGBT)具有单向导通(unidirectional conduction)的特性但BMOS具 有双向导通(bidirectional conduction)的特性。在图6B中负载R0为电阻性，栅 控晶体管可为BMOS Q0、 Q1、 Q2与Q3、 UMOS或IGBT。在图6C中负载C7 为电容性，栅控晶体管须为UMOS U0、 U1、 U2与U3或IGBT。本实用新型中的 栅控晶体管可为但不受限于(canbebutnotlimitedto) NMOS。为便于说明，本 文假设该栅控晶体管为NMOS且线电压源为单相(single-phase)。
以NMOS取代整流电路中的二极管须满足两个条件(1)该NMOS的本体 二极管(body diode)与该二极管同向(in the same direction);图4、图5A、 图5B、图6A与图6B分别对应于图1、图2A、图2B、图3A与图3B。
(2)该 NMOS须被一驱动结构正确地驱动以维持与二极管相同的导通特性；本实用新型 所揭示的驱动结构示于图7A、图7B、图8、图9与图10。
须强调栅控整流器的应用于整流电路可为但不受限于单相整流电路诸如图4、 图5A、图5B、图6A、图6B与图6C且可被推广至两相(two-phase)或三相 (three-phase)整流电路等等。图7A为根据本实用新型的第一实施例的NMOS驱动结构电路示意图，其中 NMOS整流器35具有五个外部接脚(external pins): —火线L、 一中性线N、 —固定电压VCC、 一参考端REF与一漏极端D且包含四个内部方块(internal blocks): —线电压极性检测电路40、 一固定电压源44a、 一驱动电路42a与一 栅控晶体管46a。该栅控晶体管46a包含一NMOSQ0且具有一栅极(Gate) G、 一源极(Source) S与一漏极(Drain) D。该固定电压源44a由外部电路(external circuits)提供(supplied)或感应(induced)以供应一直流定电压(DC constant voltage) VCC给该驱动电路42a。因该NMOS QO的导通或截止取决于栅极与源 极间的相对电位差(relative potential difference)，故VCC必须被参考至(referred to)该NMOS QO的源极不论源极电位为何。须强调在本实用新型中该线电压极性 检测电路40与该驱动电路42a间的通信(communication)可为但不受限于光耦 合、磁耦合等等。为简化说明，根据本实用新型的所有实施例以光耦合实现。该线 电压极性检测电路40中的光二极管(optodiode) U1A与该驱动电路42a中的光 敏晶体管(optotransistor) U1B分别为光发射器(optotransmitter)与光接收器 (optoreceiver)。
该线电压极性检测电路40，其包含一限流电阻F^与一光二极管(optodiode) U1A，用以检测线电压的极性且发射一光控制信号(optical control signal)至该驱 动电路42a。于正半周期(positive half cycles)，该光二极管U1A受线电压顺偏 (forward-biased)而导通；线电流可流经该光二极管U1A;该光二极管U1A受 线电流激励(excited)而发光。于负半周期(negative half cycles)，该光二极管 U1A受线电压逆偏(reverse-biased)而截止；线电流无法流经该光二极管U1A; 该光二极管U1A未受线电流激励而不发光。
该驱动电路42a，其包含一光敏晶体管U1B与一第一电阻R1，用以接收来 自该线电压极性检测电路40的一光控制信号且驱动该NMOS Q0。于正半周期， 该光敏晶体管U1B受光控制信号激励而导通；驱动电流可流经该第一电阻R1; 该NMOSQO受驱动电压(driving voltage)驱动而导通。于负半周期，该光敏晶 体管U1B未受光控制信号激励而截止；驱动电流无法流经该第一电阻R1;该 NMOS QO未受驱动电压驱动而截止。
因图7B中的光二极管U2A与图7A中的光二极管U1A反向(in the opposite direction)，故图7A中的NMOS QO于正半周期导通但于负半周期截止；图7B 中的NMOS Q1于正半周期截止但于负半周期导通。任何整流电路可由此二基本NMOS整流器组成。例如，考虑分别以图7A与图7B取代图2A中的D0与D1。 U2A可先与U1A反向并联(in anti-parallel)再与Rl串朕(in series);固定电 压源44a与44b分别被参考至QO与Q1的源极；QO由驱动电路42a驱动且Q1 由驱动电路42b驱动。
NMOSQO的放电时间(discharging time) ^"咖可被表示为
其中G"为NMOS QO的输入电容值(input capacitance)。线电压的周期7^ (period)可被表示为
其中/^为线频率(line frequency) 。 NMOS QO的安全操作须满足下列条件
假设典型值(typical values):《=10《Q、且力靴=60他，贝廿 4咖《 5/ ,C,,, = 0.375腊《 rtae = + = 16.6667附s
亦即，NMOS QO的放电时间远短于线电压的周期。力fl速NMOS QO的截止 的方法以图8说明。
图8为根据本实用新型的第二实施例的NMOS驱动结构电路示意图。相较于 图7A，图8引进一图腾柱电路(totem-pole circuit) 54a至其驱动电路42a。该图 腾柱电路54a包含一 NPN双极晶体管Q4与一 PNP双极晶体管Q5，各具有一基 极(B)、 一发射极(E)与一集电极(C)。两基极(B)连接至光敏晶体管U1B 的第3端；两发射极(E)连接至NMOSQ0的栅极(G) ; NPN双极晶体管Q4 的集电极(C)与PNP双极晶体管Q5的集电极(C)分别连接至光敏晶体管U1B 的第4端与NMOSQ0的源极(S)。
于正半周期，光敏晶体管U1B受光控制信号激励而导通；驱动电流可流经第 一电阻R1; NPN双极晶体管Q4受驱动电压顺偏而导通但PNP双极晶体管Q5 受驱动电压逆偏而截止；NMOS Q0通过NPN双极晶体管Q4充电而导通。于负 半周期，光敏晶体管U1B未受光控制信号激励而截止；驱动电流无法流经第一电 阻R1; PNP双极晶体管Q5受栅极电荷(gate charge)顺偏而导通但NPN双极 晶体管Q4受栅极电荷逆偏而截止；NMOS QO通过PNP双极晶体管Q5放电而 截止。因图7A中的NMOS Q0通过R1放电但图8中的NMOS Q0通过PNP双极 晶体管Q5放电，故图8中的NMOS Q0的截止速度较快于图7A中的NMOS Q0 的截止速度。然而，图7A、图7B与图8的驱动电压仍有下列两项缺点(1)上 升边缘(rising edge)与下降边缘(falling edge)为弦波(sinusoidal wave)。 (2)平顶电压(plateau voltage)的振幅(amplitude)随线电压的振幅而变。以 图7A的正半周期说明上述两项缺点。光二极管U1A的顺向电流(forward current) ^(0可被表示为
其中^-wW为弦波线电压(sinusoidal line voltage)且^为光二极管U1A的 顺向电压降(forward voltage drop)。光敏晶体管U1B的集电极电流(collector current) "O可被表示为
其中^为U1B对U1A的电流转移比(Current Transfer Ratio, CTR) 。 NMOS
Q0的驱动电压^(0可被表示为
由上式可看出图7A、图7B与图8的驱动电压为一可变振幅弦波(variable amplitude sinusoidal wave)。
一般而言，NMOS的通道临界电压(channel threshold voltage) ^=3r。 当 (,)<^，通道无法被形成；线电流无法流经通道；此时间称为死寂时间(dead time)。当 &)24，通道可被形成；线电流可流经通道；此时间称为导通时间 (conduction time)。死寂时间有下列优缺点(1)优点死寂时间可预防反相 (in the opposite phase) NMOS间的交互导通(cross conduction) 。 (2)缺点 于死寂时间线电流只能流经NMOS的本体二极管；导致较高的导通损失。在无交 互导通的情况下，死寂时间应仅可能短以提高整流效率。就驱动NMOS开关而论， 固定振幅比可变振幅更适合于驱动NMOS开关。此外， 一方波比一弦波有一较短 的死寂时间。产生一固定振幅方波(constant amplitude square wave)的方法示 于图9与图10。
图9为根据本实用新型的第三实施例的NMOS驱动结构电路示意图。相较于 图7A，图9引进一开关电路64a至其驱动电路42a。该开关电路64a包含一临界开关(threshold switch) U4、 一 PNP双极晶体管Q5、 一第二电阻R2、 一第三 电阻R3与一第四电阻R4。
该临界开关U4以一可编程稳压器(programmable regulator)实现且具有一 参考端(reference) R、 一正极(anode) A、 一负极(cathode) K与一临界电压 (threshold voltage) ^。当l力)<^， k与A间的通道截止。当v"0^， k 与A间的通道导通。
于正半周期，光敏晶体管U1B受光控制信号激励而导通；驱动电流可流经第 一电阻R1。当l"0<^， K与A间的通道截止；PNP双极晶体管Q5未被VCC 顺偏而截止；NMOS Q0通过第四电阻R4放电而截止。当、-^hF'/>， K与A间 的通道导通；PNP双极晶体管Q5被VCC顺偏而导通；NMOS Q0通过PNP双 极晶体管Q5充电而导通。于负半周期，光敏晶体管U1B未受光控制信号激励而
截止；驱动电流无法流经第一电阻R1; v 」(0<^; K与A间的通道截止；PNP
双极晶体管Q5未被VCC顺偏而截止；NMOS Q0通过第四电阻R4放电而截止。
于正半周期且当^"(0》F" ， PNP双极晶体管Q5被VCC顺偏而导通；NMOS Q0的栅-源极电压^(0-「cc。在其它情况下，v^(0 =()。因此，NMOS Q0的驱
动电压为一固定振幅方波。图9中的可规划稳压器临界电压的两种典型值为 C2'5K (TL431)与K',L25K (TL432)。由上述可知临界电压越低；死寂时
间越短；整流效率越高。临界电压可被图10的驱动结构进一步降低。
图10为根据本实用新型的第四实施例的NMOS驱动结构电路示意图。相较于 图7A，图10引进一开关电路74a至其驱动电路42a。该开关电路74a包含一临 界开关(threshold switch) (NPN双极晶体管Q4)、 一PNP双极晶体管Q5、 一第 二电阻R2、 一第三电阻R3、 一第四电阻R4与一第五电阻R5。该临界开关以一 NPN双极晶体管Q4实现且具有一基极B、 一发射极E、 一集电极C与一临界电 压^<1'25「。图10的动作原理类似于图9，此处不再赘述。
须强调，上述栅控整流器可为但不受限于上述电路且可以离散零件或集成电 路实现。再者，上述栅控整流器的导通或截止必须等效于(equivalentto) 二极管 整流器的导通或截止。当负载为电阻性，栅控晶体管可为BMOS、 UMOS或IGBT。 当负载为电容性，栅控晶体管须为UMOS或IGBT。 UMOS的详细内容已于申请 人的中国专利申请号200810168066.6中说明；此处不再赘述。以上所述的实施例仅为说明本实用新型的技术思想及特点，其目的在使熟悉此项技 术的人士能够了解本实用新型的内容并据以实施，当无法以其限定本实用新型的专 利范围，即凡是根据本实用新型所揭示的精神所作的均等变化或修饰，仍应涵盖在 本实用新型的专利范围内。
权利要求1.一种栅控整流器，其特征在于，包含一栅控晶体管具有一栅极、一高压端与一低压端；一固定电压源，其被参考至该栅控晶体管的该低压端；一线电压极性检测电路，其包含一限流电阻及一光二极管连接该限流电阻，其中该光二极管检测一线电压的极性；及一驱动电路，其受控于该光二极管的检测以决定该栅控晶体管的该高压端与该低压端的通道是否形成。
2. 根据权利要求1所述的栅控整流器，其特征在于，该驱动电路包含 一光敏晶体管，具有一第一端与一第二端，该第一端连接该固定电压源并对应该光二极管；及一第一电阻连接于该光敏晶体管的该第二端与该低压端之间。
3. 根据权利要求2所述的栅控整流器，其特征在于，该驱动电路还包含一图 腾柱电路，该图腾柱电路包含一NPN双极晶体管，具有一基极、 一发射极与一集电极；及 一PNP双极晶体管，具有一基极、 一发射极与一集电极，其中 该NPN双极晶体管的该基极与该PNP双极晶体管的该基极相连接并连接至 该光敏晶体管的第二端与该第一电阻之间，该两发射极相连接并连接至该栅极，该NPN双极晶体管的该集电极连接至该光敏晶体管的该第一端，该PNP双极晶体管的该集电极连接至该低压端。
4. 根据权利要求2所述的栅控整流器，其特征在于，该驱动电路还包含一临界开关具有一参考端、 一正极与一负极，该参考端连接至该光敏晶体管的该第二端与该第一电阻之间，该正极连接至该栅控晶体管的该低压端；一 PNP双极晶体管具有一基极、 一发射极与一集电极，该集电极连接该栅极; 一第二电阻跨接于该PNP双极晶体管的该基极与该临界开关的该负极；一第三电阻跨接于该PNP双极晶体管的该发射极与该PNP双极晶体管的该基极之间；及一第四电阻跨接于该栅控晶体管的该栅极与该低压端之间。
5. 根据权利要求2所述的栅控整流器，其特征在于，该驱动电路还包含一 PNP双极晶体管具有一基极、 一发射极与一集电极，该集电极连接该栅极；一NPN双极晶体管具有一基极、 一发射极与一集电极，该发射极连接至该低压端；一第二电阻跨接于该PNP双极晶体管的该基极与该NPN双极晶体管的该集 电极之间；一第三电阻跨接于该PNP双极晶体管的该发射极与该PNP双极晶体管的该 基极之间；一第四电阻跨接于该栅极与该低压端之间；及一第五电阻跨接于该光敏晶体管的该第二端与该NPN双极晶体管的该基极之间。
6. 根据权利要求1所述的栅控整流器，其特征在于，还包含一电阻负载连接 至该栅控晶体管，且该栅控晶体管为一N通道金属氧化物半导体场效应晶体管、P 通道金属氧化物半导体场效应晶体管、单向金属氧化物半导体场效应晶体管、双向 金属氧化物半导体场效应晶体管或绝缘栅双极晶体管。
7. 根据权利要求1所述的栅控整流器，其特征在于，还包含一电容负载连接 至该栅控晶体管且该栅控晶体管为一单向金属氧化物半导体场效应晶体管。
8. 根据权利要求1所述的栅控整流器，其特征在于，包含一集成电路。
9. 一种栅控整流器，其特征在于，包含 一栅控晶体管，其包含一栅极、 一参考端与一输出端； 一定电压输入，其参考至该参考端；及一线电压输入，其中该线电压输入的极性控制是否以该定电压输入产生一驱 动电流导通该栅控晶体管。
10.根据权利要求9所述的栅控整流器，其特征在于，包含一集成电路。
专利摘要本实用新型是一种栅控整流器，该栅控整流器包含一线电压极性检测电路、一固定电压源、一驱动电路与一栅控晶体管。该线电压极性检测电路检测线电压的极性且控制该驱动电路以导通或截止该栅控晶体管。该栅控晶体管可为一金属氧化物半导体场效应晶体管具有一栅极、一源极与一漏极或一绝缘栅双极晶体管具有一栅极、一发射极与一集电极。该固定电压源由外部电路提供或感应且被参考至该金属氧化物半导体场效应晶体管的该源极或该绝缘栅双极晶体管的该发射极。由于较低的导通损失，此栅控整流器可被应用于整流电路以提高整流效率从而克服传统的二极管整流器通常苦于较高的导通损失的缺点。
文档编号H02M7/23GK201365205SQ20082017690
公开日2009年12月16日 申请日期2008年11月11日 优先权日2008年11月11日
发明者余金生, 王志良, 翁博泰 申请人:洋鑫科技股份有限公司;王志良