熔断器电路及其驱动方法

专利名称：熔断器电路及其驱动方法
技术领域：
本发明涉及一种用于设计半导体的技术，更具体地涉及一种用于通过使用熔断器 来进行各种电路操作的熔断器电路及其驱动方法。
背景技术：
一般而言，随着包括双倍数据速率同步DRAM (DDR SDRAM)的半导体器件的集成度 迅速增加，在一个半导体器件内提供多于数千万的存储器单元。然而，如果在这些存储器单 元中的任一存储器单元中出现故障，对应半导体器件可能无法进行所需操作。随着半导体 器件工艺的技术发展，只在半导体器件的少量存储器单元中出现故障。即使半导体器件具 有少量有缺陷的存储器单元，仍然可能丢弃半导体器件，这造成差的成品率。为了应对这一 点，已经提出使用冗余存储器单元即额外的正常存储器单元。如果在正常存储器单元中出 现故障，则替换和使用冗余存储器。下文将由于存在有缺陷的单元而需要用冗余单元来替 代的存储器单元称为“待修复的存储器单元”。与待修复的存储器单元对应的地址信息编程在用于冗余的熔断器电路中。用于冗 余的熔断器电路包括用于地址信息的编程的多个熔断器。换而言之，用于冗余的熔断器电 路输出编程的地址信息，并且半导体器件比较输出信号与在读取和写入操作期间施加的地 址信息，从而如果访问待修复的存储器单元，则允许访问冗余存储器单元而不是待修复的 存储器单元。作为参考，一种用于编程熔断器的方案包括电熔断器切断方法、激光切断方案等。 这里，电熔断器切断方法是基于以下事实即，将过量电流施加到待切断的熔断器以便融化 并造成待切断的熔断器断开。激光切断方案是基于使用激光束来烧断待切断的熔断器造成 待切断的熔断器断开这一事实。通常，相对于电熔断器切断方法，激光切断方案使用广泛， 因为它比电熔断器切断方法更简易。同时，除了上述用于冗余的熔断器电路，熔断器还用于在整个半导体器件中执行 各种操作。例如，熔断器用于调节以工艺敏感方式来工作的恒定电压生成电路中的电压。同 样，熔断器多样地用在用于测试的控制电路、用于选择各种模式的控制电路等中。下文出于 说明目的将给出对使用熔断器的用于冗余的熔断器电路例子的描述。图1是图示了构成常规半导体器件的用于冗余的熔断器电路的电路图。参照图1，用于冗余的熔断器电路包括熔断器单元110、锁存单元130、预充电单元 150和缓冲单元170。熔断器单元110被配置成响应于第零到第三熔断器使能信号EN_ADD<0:3>，通过 流过具有熔断器的电流路径的驱动电流来驱动输出级的公共节点COM。熔断器单元110包括多个熔断器112和多个开关单元114。熔断器112用来编程与待修复的存储器单元对应的地址信息，并且包括第零到第 三熔断器F0、Fl、F2和F3。开关单元114用来分别接收熔断器使能信号EN_ADD<0:3>，以 便形成具有对应熔断器的下拉电流路径。开关单元114包括第零到第三NM0S晶体管NM0、 NMUNM2 禾口 NM3。锁存单元130被配置成根据响应于第零到第三熔断器使能信号EN_ADD<0:3>而 操作的公共节点COM的电压电平来锁存对应逻辑值。锁存单元130包括第零和第一反相器 INV0 和 INV1。预充电单元150被配置成在锁存单元130中设置初始逻辑值。预充电单元150包 括第零PM0S晶体管PM0，该晶体管具有在电源电压VDD级与公共节点COM之间的源极-漏 极路径，并且通过其栅极接收预充电信号PCGB。这里，预充电信号PCGB在半导体器件进行 激活操作、读取操作或者写入操作时从逻辑‘低’转变成逻辑‘高’。缓冲单元170被配置成接收锁存单元130的输出信号并且输出熔断器状态信号 INF_ADD，而且包括两个反相器。这里，熔断器状态信号INF_ADD包括编程在多个熔断器112 中的待修复的存储器单元的地址信息。半导体器件响应于熔断器状态信号INF_ADD来判断 待访问的存储器单元是否对应于待修复的存储器单元。下文出于说明目的将描述对于切断或者没有切断第零熔断器F0的每一种情况， 如何根据第零熔断器使能信号EN_ADD<0>是否激活来操作用于冗余的熔断器电路。首先，由于响应于逻辑‘低’的预充电信号PCGB对公共节点COM进行预充电，所以 锁存单元130锁存逻辑‘高’。随后在激活操作、读取操作或者写入操作时，预充电信号PCGB 从逻辑‘低’转变成逻辑‘高’，并且第零使能信号EN_ADD<0>被激活成逻辑‘高’，因此接通 第零NM0S晶体管NM0。在这一情况中，当没有切断第零熔断器F0时，由于下拉电流路径形成于公共节点 COM与接地电压(VSS)级之间，所以公共节点COM的电压电平低于第零反相器INV0的阈值 电压，并且熔断器状态信号为逻辑‘高’。或者，当切断第零熔断器F0时，公共节点COM通过 锁存单元130来维持逻辑‘高’。也就是说，由于第一驱动单元INV1产生上拉电流路径，所 以公共节点COM维持逻辑‘高’，并且熔断器状态信号INF_ADD为逻辑‘低’。如上所述，熔断器状态信号INF_ADD根据对应熔断器是否被切断来维持逻辑‘低’ 或者逻辑‘高，。半导体器件基于熔断器状态信号INF_ADD来接收待修复的存储器单元的地 址f曰息。同时，随着半导体器件的工艺技术发展，不仅在构成电路的部件之间而且在熔断 器之间的间距减少使半导体器件尺寸缩小。当进行用于切断熔断器的烧断过程时，在熔断 器之间的间距减小可能造成以下问题。也就是说，与待切断的熔断器相邻的熔断器受到由传导性副作用所造成的破坏 (例如断裂)以及在进行烧断过程时产生的冲击。当然，断裂可能没有在进行烧断过程时出 现，但是也可能由于在熔断器与覆盖熔断器的绝缘层之间的应力或者错误工艺而出现。在 断裂出现在熔断器中的情况中，最严重的问题在于可能将没有打算切断的熔断器置于该熔 断器被确定为‘切断的熔断器’的状态。这一情形可能造成半导体器件故障。一般而言，在熔断器中出现的断裂分类成三类。第一类是由于断裂本身而造成熔断器失效的失效断裂。第二类是根据环境和时间造成熔断器失效的渐进断裂。第三类是由 于在熔断器中出现的断裂程度不大而在半导体器件的寿命内不造成失效的无害断裂(free crack)。在第一类的情况中，由于半导体器件在其装运之前出现故障，所以在测试模式如探 测模式或者封装测试中可以检测到故障，因而能够防止故障或者将半导体器件确定为“有 缺陷”。然而在第二类的情况中，由于在半导体器件的装运之前进行的测试模式中没有检测 到半导体器件的故障，所以没有进行正确的判断。此外，由于半导体器件在装运之后故障， 所以使用半导体器件的消费者可能遇到故障。图2是图示了公共节点COM以图1的熔断器状态为根据的电压电平改变的波形图。参照图1和图2，当切断熔断器时，通过流过由第一反相器INV1产生的上拉电流路 径的驱动电流来驱动公共节点COM，并且公共节点COM维持高电压电平。也就是说，公共节 点COM的电压电平取决于流过上拉电流路径的驱动电流。或者，当没有切断熔断器时，通过 流过由对应熔断器和耦合到熔断器的NM0S晶体管产生的下拉电流路径的驱动电流来驱动 公共节点COM，并且公共节点COM维持低电压电平。在这一情况中，公共节点COM的电压电 平取决于流过上拉电流路径的驱动电流和流过下拉电压电路的驱动电流。图2图示了其中公共节点COM的电压电平基于熔断器的电阻值(例如60KQ)而 变为高电平或低电平的例子。也就是说，当熔断器的电阻值低于例如60KQ时，因为预充电 的电荷被放电，公共节点COM具有低电压电平。当熔断器的电阻值高于60KQ时，公共节点 COM通过流过上拉电流路径的驱动电流来维持高电压电平。然后，公共节点COM的电压电平 确定熔断器状态信号INF-ADD的逻辑电平。换而言之，根据熔断器是否被切断来确定熔断 器状态信号INF_ADD的逻辑电平。同时如上所述，断裂可能在任何熔断器中出现。这时，没有切断的熔断器的电阻值 根据环境和时间变得越来越高。换而言之，在没有切断的状态中的正常熔断器应当具有低 于例如60KQ的电阻值。如果断裂在熔断器中出现，则熔断器可能具有比没有出现断裂的 熔断器的电阻值更高的电阻值，但是出现断裂的熔断器也可能具有低于60KQ的电阻值。 因此，在测试模式中检测结果表明出现断裂的熔断器没有被切断，并且因此被确定为“正常 熔断器”。然而，出现断裂的熔断器的电阻值根据环境和时间变得高于60KQ。这时，因为将 没有打算切断的熔断器识别为切断的熔断器，半导体器件出现故障。因此，对于没有打算切断的熔断器，应为逻辑‘高’的熔断器状态信号INF_ADD由 于断裂而为逻辑‘低’，并且半导体器件的可靠性由于这一故障而降低。

发明内容
本发明的一个实施例涉及提供一种半导体器件，其用于控制流过具有熔断器的电 流路径的驱动电流、由此检测出现断裂的熔断器。本发明的另一实施例涉及提供一种用于确定在切断熔断器时将向熔断器施加的 适当力的半导体器件，其按照通过调整流过具有熔断器的电流路径的驱动电流而获得的测 试结果来确定所述适当的力。根据本发明的一个方面，提供一种熔断器电路，该熔断器电路包括熔断器单元， 配置成根据熔断器是否被切断而在第一节点形成电流路径；驱动电流控制器，配置成响应于测试信号来控制第一节点的电势电平；以及输出单元，配置成响应于第一节点的电势电 平来输出熔断器状态信号。驱动电流控制器可以在接收熔断器状态信号的反馈之后驱动第一节点。熔断器电路还可以包括配置成响应于预充电信号对第一节点进行预充电的预充 电单元。驱动电流控制器可以允许第一节点在测试模式中的电势大于在正常模式中的电势。驱动电流控制器可以包括第一驱动单元，配置成接收测试信号，并且响应于测试 信号来驱动第一节点；以及第二驱动单元，配置成接收测试信号，并且响应于测试信号来驱 动第一节点，其中第一驱动单元和第二驱动单元各自具有互不相同的驱动强度。第一驱动单元可以在正常模式期间被使能，第二驱动单元可以在测试模式期间被 使能，并且第二驱动单元可以具有比第一驱动单元的电流驱动强度更大的电流驱动强度。驱动电流控制器可以包括基本驱动单元，配置成接收熔断器状态信号并且驱动 第一节点；以及附加驱动单元，配置成接收熔断器状态信号并且响应于测试信号来附加地 驱动第一节点。基本驱动单元可以在正常模式期间被使能，并且基本驱动单元和附加驱动单元可 以在测试模式期间被使能。熔断器单元可以包括熔断器，配置成编程所需信息；以及开关单元，配置成响应 于熔断器使能信号来将熔断器耦合到电流路径中，其中熔断器和开关单元可以耦合于第一 节点与电源电压级之间。熔断器单元可以包括多个熔断器，配置成用来编程与待修复的存储器单元对应 的地址信息；以及多个开关单元，配置成对应于多个熔断器中的相应熔断器，并且响应于与 熔断器使能信号对应的地址信号将多个熔断器中的对应熔断器耦合到电流路径中。根据本发明的另一方面，提供一种熔断器电路，该熔断器电路包括熔断器单元， 配置成根据熔断器是否被切断而在第一节点上形成电流路径；锁存单元，配置成锁存第一 节点以便输出熔断器状态信号；以及供应电流控制器，配置成响应于测试信号来控制向锁 存单元施加的驱动电流。熔断器电路还可以包括配置成响应于预充电信号对第一节点进行预充电，以及设 置锁存单元中的初始值的预充电单元。供应电流控制器可以包括偏置电压生成单元，配置成生成与测试信号对应的偏 置电压；以及电流供应单元，配置成向锁存单元供应与偏置电压对应的驱动电流。供应电流控制器可以允许在测试模式中的驱动电流大于在正常模式中的驱动电 流，并且将所得驱动电流施加到锁存单元。熔断器单元可以包括熔断器，配置成用来编程所需信息；以及开关单元，配置成 响应于熔断器使能信号将熔断器耦合到电流路径中，其中熔断器和开关单元可以耦合于第 一节点与电源电压级之间。熔断器单元可以包括多个熔断器，配置成用来编程与待修复的存储器单元对应 的地址信息；以及多个开关单元，配置成对应于多个熔断器中的相应熔断器，并且响应于与 熔断器使能信号对应的地址信号将多个熔断器之中的对应熔断器耦合到电流路径中。
7
锁存单元可以包括前向驱动单元，配置成响应于第一节点的电势电平来输出熔 断器状态信号；以及后向驱动单元，配置成被供应有通过供应电流控制器控制的驱动电流， 并且在接收熔断器状态信号的反馈之后驱动第一节点。根据本发明的另一方面，提供一种用于驱动熔断器电路的方法，该方法包括当进 入测试模式时生成测试信号；形成通过第一节点和熔断器的电流路径；响应于测试信号来 驱动第一节点；并且在缓冲第一节点的电势之后检测熔断器的状态。第一节点可以包括通过流过电流路径的正常驱动电流在正常模式中驱动第一节 点；并且通过比正常驱动电流更大的测试驱动电流在测试模式中驱动第一节点。熔断器可以具有编程于其中的与待修复的存储器单元对应的地址信息。本发明可以通过调整流过具有熔断器的电流路径的驱动电流来检测出现断裂的 熔断器。也能够基于检测结果针对出现断裂的熔断器进行校正步骤。此外，能够通过这些 校正步骤来确保具有熔断器的电路的可靠性。能够针对用于冗余的熔断器电路保证稳定的 修复操作。另外，能够通过如在本发明中这样的测试操作来获取能够判断在切断熔断器时向 熔断器施加的适当力的数据，从而实现对熔断器更迅速和稳定的切断。


图1是图示了构成常规半导体器件的用于冗余的熔断器电路的电路图；图2是图示了公共节点COM以图1中所示熔断器的状态为根据的电势电平改变的 波形图；图3是图示了根据本发明实施例的半导体器件的框图；图4是图示了根据本发明第一实施例的构成半导体器件的用于冗余的熔断器电 路的电路图；图5是图示了公共节点COM以图4中所示熔断器的状态为根据的电压电平改变的 波形图；图6是图示了根据本发明第二实施例的构成半导体器件的用于冗余的熔断器电 路的电路图；图7是图示了根据本发明第三实施例的构成半导体器件的用于冗余的熔断器电 路的电路图；图8是图示了根据本发明第四实施例的构成半导体器件的用于冗余的熔断器电 路的电路图；并且图9是图示了根据图8中所示偏置电检测的造成短路的电阻值的曲线 图。
具体实施例方式本发明的其它目的和优点可以通过以下描述来理解，并且参照本发明实施例而变
得清楚。图3是图示根据本发明的半导体器件的框图。参照图3，半导体器件包括熔断器单元310、驱动电流控制器330和输出单元350。
熔断器单元310被配置成响应于熔断器使能信号EN_ADD，根据熔断器312是否被 切断来形成包括熔断器312的电流路径。熔断器单元310包括编程了所需信息的熔断器 312，和用于响应于熔断器使能信号EN_ADD将熔断器包括到电流路径中的开关单元314。驱动电流控制器330响应于测试信号TMB来控制流过电流路径的驱动电流，由此 驱动熔断器单元310的输出级的公共节点COM。在本发明中，能够通过测试信号TMB来控 制流向电流路径的驱动电流。也就是说，通过驱动电流控制器330的电流路径以及熔断器 单元310和熔断器312的电流路径来控制公共节点COM的电势电平，其中向驱动电流控制 器330供应第一电源，并且驱动电流控制器330响应于测试信号TMB来操作，向熔断器单元 310供应第二电源而没有切断熔断器312，而且响应于熔断器状态信号INF_ADD来操作熔断 器单元。输出单元350响应于公共节点COM的电势电平来输出熔断器状态信号INF_ADD。 这里，熔断器状态信号INF_ADD根据熔断器312是否被切断而具有预定逻辑值。图4是图示了根据本发明第一实施例的构成半导体器件的用于冗余的熔断器电 路的电路图。参照图4，用于冗余的熔断器电路包括熔断器单元410、驱动电流控制器430、输出 单元450、缓冲单元470和预充电单元490。熔断器单元410被配置成响应于熔断器使能信号EN_ADD<0:3>，根据对应熔断器 是否被切断来形成电流路径，并且熔断器单元410包括多个熔断器412和多个开关单元 414。所述多个熔断器412用于编程所需信息，例如与待修复的存储器单元对应的地址 信息，并且包括第零到第三熔断器F0、F1、F2和F3。这里，熔断器的数目可以根据半导体器 件的设计而变化。所述多个开关单元414被配置成在接收熔断器使能信号EN_ADD<0 3>中的相应信 号之后形成包括对应熔断器的下拉电流路径，其包括耦合到第零到第三熔断器F0、Fl、F2 和F3中的相应熔断器的第零到第三NM0S晶体管NM0、匪1、匪2和匪3。这里，在用于冗余 的熔断器电路情况中，熔断器使能信号EN_ADD<0:3>是通过对从外界施加的地址进行解码 而获得的信号，并且根据在半导体器件的读取操作和写入操作时选择的存储器单元矩阵来 激活。作为参考，存储器单元矩阵(mat)是指从多个存储器单元之中分组的存储器单元集， 并且根据包括待访问的所需存储器单元的存储器单元矩阵来激活第零到第三熔断器使能 信号 EN_ADD<0:3>。驱动电流控制器430响应于测试信号TMB来控制流过上拉电流路径的驱动电流、 由此驱动熔断器单元410的输出级的公共节点COM，其包括第一和第二驱动单元INV1和 INV2。这里，第一和第二驱动单元INV1和INV2接收从输出单元450输出的信号的反馈， 并且由相应测试信号TMB控制。根据本发明的第一和第二驱动单元INV1和INV2具有互不 相同的电流驱动强度，并且根据通常模式和测试模式响应于测试信号TMB来被使能。换言 之，在正常模式时，测试信号TMB为逻辑‘高’，将驱动强度比第二驱动单元INV2的驱动强度 更低的第一驱动单元INV1使能。或者，在测试模式时，测试信号TMB为逻辑‘低’，将驱动强 度比第一驱动单元INV1的驱动强度更大的第二驱动单元INV2使能。最后，驱动电流控制器430可以在电流驱动强度比正常模式的电流驱动强度更大的测试中驱动公共节点COM。输出单元450被配置成输出与公共节点COM的电势电平对应的信号，并且包括第 零驱动单元INV0。缓冲单元470在缓冲第零驱动单元INV0的输出信号之后输出熔断器状 态信号INF_ADD。这里，熔断器状态信号INF_ADD根据所述多个熔断器412是否被切断而具 有预定逻辑值。然后，熔断器状态信号INF_ADD包括熔断器412中编程的待修复的存储器 单元的地址信息。半导体器件响应于熔断器状态信号INF_ADD来判断待访问的存储器单元 是否为待修复的存储器单元。预充电单元490被配置成对公共节点COM进行预充电，并且包括第零PM0S晶体 管，该晶体管具有在电源电压VDD级与公共节点COM之间的源极-漏极路径，并且接收预充 电信号PCGB信号。这里，预充电信号PCGB在半导体器件的激活操作、读取操作或者写入操 作时从逻辑‘低’转变成逻辑‘高，。在其中预充电信号PCGB为逻辑‘低’的时段中，将公共 节点COM预充电至与电源电压(VDD)对应的电势电平。下文将描述在正常模式时对于第零熔断器F0被切断或者没有被切断的各个情 况、用于冗余的熔断器电路如何根据第零熔断器使能信号EN_ADD是否激活来操作。在本发明中，由于测试信号TMB在正常模式时为逻辑‘高’，所以没有操作第二驱 动单元INV2。首先，响应于逻辑‘低’的预充电信号PCGB对公共节点COM进行预充电。随 后，在进行激活操作、读取操作或者写入操作时，预充电信号PCGB从逻辑‘低’转变成逻辑 ‘高，。将第零熔断器使能信号EN_ADD<0>激活成逻辑‘高，，因此接通第零NM0S晶体管NM0。这时，当没有切断第零熔断器F0时，由于下拉电流路径形成于公共节点COM与接 地电压(VSS)级之间，所以公共节点COM的电势电平低于第零驱动单元INV0的阈值电压， 并且熔断器状态信号INF_ADD为逻辑‘高’。或者，当切断第零熔断器F0时，公共节点COM 通过第一驱动单元INV1来维持逻辑‘高’。也就是说，由于上拉电流路径通过第一驱动单 元INV1形成，所以公共节点COM维持逻辑‘高’，并且熔断器状态信号INF_ADD为逻辑‘低’。 半导体器件通过使用逻辑‘高，或者逻辑‘低’的熔断器状态信号INF_ADD来接收待修复的 存储器单元的地址信息。同时，将给出对其中在没有切断熔断器的状态中出现断裂的情况的描述。出于说 明目的将给出对其中断裂出现在第零熔断器F0中的例子的描述。在根据本发明的半导体器件中，在测试模式时，测试信号TMB为逻辑‘低’，因而没 有操作第一驱动单元INV1，但是操作第二驱动单元INV2。这里，第二驱动单元INV2具有比 第一驱动单元INV1的电流驱动强度更大的电流驱动强度，因此在驱动电流比正常模式的 驱动电流更大的测试模式中驱动公共节点COM。换而言之，出现断裂的第零熔断器F0的电 阻值变得高于没有出现断裂的熔断器的电阻值。在现有技术中，在测试模式中不可能检测 到第零熔断器F0的电阻值由于断裂而增加。然而在根据本发明的半导体器件中，能够通过 在驱动电流比正常模式的驱动电流更大的测试模式中驱动公共节点COM来检测第零熔断 器F0由于断裂而增加的电阻值。图5是图示了公共节点COM以图4的熔断器状态为根据的电势电平改变的波形 图。参照图4和图5，当熔断器切断时，在测试模式中，以流过由第二驱动单元INV2产 生的上拉电流路径的大驱动电流驱动公共节点C0M，从而维持高电势电平。也就是说，公共
10节点COM的电势电平取决于从第二驱动单元INV2提供的驱动电流。当熔断器没有切断时， 在测试模式中，公共节点COM具有由对应熔断器和耦合到熔断器的NM0S晶体管产生的下拉 电流路径。在这种情况下，公共节点COM的电势电平取决于与下拉电流路径对应的驱动电 流和从第二驱动单元INV2提供的驱动电流。然而在本发明中，通过增加在测试模式中公 共节点COM的操作所需要的驱动电流，可以将电阻值由于断裂而有些增加的熔断器检测为 “切断的熔断器”。图5图示了其中公共节点COM的电势电平在测试模式时基于熔断器的电阻值(例 如4KQ)而变高或者变低的例子。也就是说，当熔断器的电阻值低于4KQ时，在公共节点 COM中预充电的电荷被放电，因此公共节点COM具有低电势电平。或者，当熔断器的电阻值 大于4KQ时，公共节点COM将电势电平维持为高。图2图示了根据现有技术基于60KQ来 改变公共节点COM的电势电平，而图5图示了根据本发明基于4KQ来改变公共节点COM的 电势电平。也就是说，在现有技术中，当尚未切断的熔断器具有60KQ或者更低的电阻值 时，将对应熔断器检测为‘正常熔断器’。然而在本发明中，当熔断器具有4KQ或者更高电 阻值时，即使尚未切断的熔断器具有少于60KQ的电阻值，仍然可以将尚未切断的熔断器 检测为‘有缺陷的熔断器’。换言之，当尚未切断的熔断器由于断裂而具有大于4KQ的电阻 值时，可以获得与在熔断器切断的情况中一样的检测结果。由此，公共节点COM的电势电平是确定熔断器状态信号INF_ADD的直接因素。也 就是说，当没有切断的熔断器的电阻值由于断裂而高于4KQ时，输出针对切断的熔断器被 检测到的逻辑‘低’的熔断器状态信号INF_ADD。测试执行者可以通过使用检测结果来确定 断裂是否出现在熔断器中，并且针对出现断裂的熔断器进行校正步骤。另外，可以在进行校 正步骤的处理之后在正常操作中生成与熔断器状态对应的熔断器状态信号INF_ADD。这意 味着用于冗余的熔断器电路防止在半导体器件正常操作时出现在现有技术中出现的故障， 从而获得稳定的修复操作。图6是根据本发明第二实施例的构成半导体器件的用于冗余的熔断器电路的电 路图。出于说明目的，图6仅图示了与图4的驱动电流控制器不同的驱动电流控制器610。参照图6，驱动电流控制器610被配置成响应于测试信号TMB通过控制流过上拉电 流路径的驱动电流来驱动公共节点COM。驱动电流控制器610包括基本驱动单元INV4和附 加驱动单元INV5。输出单元630被配置成输出与公共节点COM的电势电平对应的信号，并 且包括第三驱动单元INV3。这里，基本驱动单元INV4被配置成在接收输出单元630的输出信号的反馈之后驱 动公共节点C0M，并且在正常模式和测试模式中总是被使能。然后，附加驱动单元INV5接收 输出单元630的输出信号的反馈，并且被配置成响应于测试信号TMB来附加地驱动公共节 点C0M，附加驱动单元INV5在测试模式中被使能。下文将简述第二实施例的操作。在正常模式中，基本驱动单元INV4操作公共节点COM。也就是说，公共节点COM由 流过由基本驱动单元INV4产生的上拉电流路径的驱动电流驱动。在测试模式中，操作基本 驱动单元INV4和附加驱动单元INV5。另外，公共节点COM通过流过由附加驱动单元INV5 产生的附加上拉电流路径的附加驱动电流和流过由基本驱动单元INV4产生的上拉电流路 径的驱动电流来驱动。也就是说，通过向公共节点COM的操作所需要的驱动电流添加附加驱动电流来操作在测试模式中的公共节点COM。因此，第二实施例可以获得与在第一实施例 中相同的效果。图7是图示了根据本发明第三实施例的构成半导体器件的用于冗余的熔断器电 路的电路图。图7图示了用于冗余的熔断器电路具有第一和第二 PM0S晶体管PM1和PM2，而不 是图6中所示响应于测试信号TMB来操作的附加驱动单元INV5。另外，在测试模式中，在公 共节点COM在第一 PM0S晶体管PM1接通之后由流过上拉电流路径的驱动电流驱动的情形 中，第二 PM0S晶体管PM2也接通，因此可以向公共节点COM添加附加驱动电流。在根据本 发明的第三实施例中，可以通过晶体管数目比在第一和第二实施例中的晶体管数目更小的 配置来最小化芯片的面积。图8是图示了根据本发明第四实施例的用于冗余的熔断器电路的电路图。参照图8，用于冗余的熔断器电路包括熔断器单元810、锁存单元830、预充电单元 850、缓冲单元870、供应电流控制器890。熔断器单元810被配置成响应于第零到第三熔断器使能信号EN_ADD<0:3>，根据 熔断器是否被切断来形成包括熔断器的电流路径。熔断器单元810包括多个熔断器和多个 开关单元。锁存单元830被配置成锁存与响应于第零到第三熔断器使能信号EN_ADD<0:3> 来操作的公共节点COM的电势电平对应的逻辑值，并且包括第六和第七驱动单元INV6和 INV7。预充电单元850响应于预充电信号PCGB在锁存单元830中设置初始逻辑值，公共节 点COM响应于预充电信号PCGB来进行预充电操作。缓冲单元870检测公共节点COM的电 势电平，以便输出具有与熔断器状态对应的信息的预充电信号PCGB，并且缓冲单元870包 括两个反相器。供应电流控制器890被配置成响应于测试信号TM<0:2>来控制向锁存单元 830施加的驱动电流，并且包括偏置电压生成单元894。这里，电流供应单元892被配置成向与偏置电压V_BIS对应的锁存单元830供应 驱动电流，并且包括第三PM0S晶体管PM3，该晶体管具有形成于电源电压VDD级与锁存单元 830之间的源极-漏极路径，并且通过其栅极接收偏置电压V_BIS。偏置电压生成单元894通过生成具有与测试信号TM<0 2>对应的电势电平的偏 置电压V_BIS来控制电流供应单元892。偏置电压生成单元894可以是用于通过测试信号 TM<0:2>或者其它方法生成根据设计需要所需的电压电平的偏置电压V_BIS的电路。偏置 电压生成单元894通过使用由三个代码组成的测试信号TM<0:2>来生成偏置电压V_BIS。 测试信号TM<0:2>可以用于正常模式和测试模式中，并且具有与测试信号TM<0:2>对应的 电压电平。下文将给出对第四实施例的操作的描述。根据本发明的半导体器件的特征在于在测试模式中控制公共节点COM的操作所 需要的驱动电流，以便检测出现断裂的熔断器。为此，在第四实施例中，生成与测试信号TM<0 2>对应的偏置电压V_BIS，然后通 过生成的偏置电压V_BIS来控制第三PM0S晶体管PM3的栅极。然后，流过第三PM0S晶体 管PM3的驱动电流施加到锁存单元830的第七驱动单元INV7，并且公共节点COM由包括第 三PM0S晶体管PM3和第七驱动单元INV7的PM0S晶体管的电流路径驱动。换言之，在第四实施例中，能够通过允许在测试模式中流动的驱动电流大于在正常模式中流动的驱动电流 来检测出现断裂的熔断器。 图9是图示了根据图8的偏置电压V_BIS而检测的造成短路的电阻值的曲线图。 这里，造成短路的电阻值是指用来对代表熔断器没有被切断的信息进行检测的阈值电阻 值。换言之，当假设造成短路的电阻值例如为5KQ时，对于电阻值为5KQ或者更低的熔断 器，可以将熔断器检测为没有切断的正常熔断器。对于电阻值大于5KQ的熔断器，可以将 熔断器检测为出现断裂的熔断器。这里，造成短路的电阻值随着偏置电压V_BIS的电压电 平增大而增大，并且造成短路的电阻值随着偏置电压V_BIS的电压电平降低而降低。
因此，在正常模式中，根据测试信号TM<0 2>来生成与15K Q的造成短路的电阻值 对应的偏置电以便进行操作。在测试模式中，将偏置电压V_BIS设置成低于15KQ 的造成短路的电阻值，从而可以检测出现断裂的熔断器。在这种情况下，可以根据在熔断器 中出现的断裂的程度即待检测的预期断裂的程度来设置偏置电的电平。也就是 说，当打算检测很小的断裂时，根据断裂的程度将偏置电压V_BIS的电压电平设置为较低， 以便增加在电流路径上流动的驱动电流，从而可以检测在熔断器中出现的断裂。另外，在这 样的配置中，在烧断过程之前通过测试模式来控制偏置电压V_BIS，从而可以确认熔断器的 电阻值。同时，在根据本发明用于检测熔断器断裂的方案中，能够在烧断过程中将激光束 的强度(力)设置于最佳状态。也就是说，通过使用预定强度的激光束来切断熔断器，然后 检测相邻熔断器是否出现断裂，从而能够确定当前激光束的强度是否造成在相邻熔断器中 出现断裂。因此，烧断过程执行者可以基于检测结果来优化激光束的强度，因此可以进行快 速和稳定的烧断过程。如上所述，根据本发明的半导体器件可以控制流过具有熔断器的电流路径的驱动 电流，从而可以检测出现断裂的熔断器。因此，能够针对在切断熔断器时产生的断裂进行校 正步骤。还能够通过这些校正步骤来提高具有熔断器的电路的可靠性。具体而言，对于用 于冗余的熔断器电路，能够提供在进行修复操作时的可靠性。本发明可以通过检测出现断裂的熔断器来防止由于断裂而引起的半导体器件的故障。另外，当在用于冗余的熔断器电路中利用这一点时，可以准确地检测和应对出现 断裂的熔断器，从而能够确保半导体器件的稳定修复操作。另外，能够确定在切断电容器时使用的适当的力，并且使用所确定的力以便可以 对熔断器进行更迅速和稳定的切断。尽管已经参照具体实施例描述本发明，但是本领域技术人员将清楚可以进行各种 改变和修改而不脱离如在所附权利要求中限定的本发明精神实质和范围。同时，尽管已经以在熔断器中编程了与待修复的存储器单元对应的地址信息为例 来说明上述实施例，但是本发明可以应用于具有用于编程所需信息的熔断器的所有电路。 在这一情况中，实施例中所示预充电信号PCGB和熔断器使能信号EN_ADD<0 3>取决于对应 的电路。另外，虽然已经以增加或者控制流过上拉电流路径的驱动电流为例来说明上述实 施例，但是本发明也可以应用于增加或者控制流过下拉电流路径以及上拉电流路径的驱动
1电流的情况。 此外，可以根据输入信号的极性以不同位置和不同类型来实施上述实施例中说明 的逻辑门和晶体管。
权利要求
一种熔断器电路，包括熔断器单元，配置成根据熔断器是否被切断而在第一节点上形成电流路径；驱动电流控制器，配置成响应于测试信号来控制所述第一节点的电势电平；以及输出单元，配置成响应于所述第一节点的所述电势电平来输出熔断器状态信号。
2.根据权利要求1所述的熔断器电路，其中所述驱动电流控制器响应于所述熔断器状 态信号来驱动所述第一节点。
3.根据权利要求1所述的熔断器电路，还包括配置成响应于预充电信号对所述第一节 点进行预充电的预充电单元。
4.根据权利要求1所述的熔断器电路，其中所述驱动电流控制器允许所述第一节点在 所述测试模式中的电势大于在正常模式中的电势。
5.根据权利要求1所述的熔断器电路，其中所述驱动电流控制器包括第一驱动单元，配置成接收所述测试信号并且响应于所述测试信号来驱动所述第一节 点；以及第二驱动单元，配置成接收所述测试信号并且响应于所述测试信号来驱动所述第一节占，其中所述第一驱动单元和所述第二驱动单元各自具有互不相同的驱动强度。
6.根据权利要求5所述的熔断器电路，其中所述第一驱动单元在所述正常模式期间被 使能，所述第二驱动单元在所述测试模式期间被使能，并且所述第二驱动单元具有比所述 第一驱动单元的电流驱动强度更大的电流驱动强度。
7.根据权利要求1所述的熔断器电路，其中所述驱动电流控制器包括基本驱动单元，配置成接收所述熔断器状态信号并且驱动所述第一节点；以及 附加驱动单元，配置成接收所述熔断器状态信号并且响应于所述测试信号来附加地驱 动所述第一节点。
8.根据权利要求7所述的熔断器电路，其中所述基本驱动单元在所述正常模式期间被 使能，并且所述基本驱动单元和所述附加驱动单元在所述测试模式期间被使能。
9.根据权利要求1所述的熔断器电路，其中所述熔断器单元包括 熔断器，配置成编程所需信息；以及开关单元，配置成响应于所述熔断器使能信号来将所述熔断器耦合到所述电流路径中，其中所述熔断器和所述开关单元耦合于所述第一节点与电源电压级之间。
10.根据权利要求1所述的熔断器电路，其中所述熔断器单元包括 多个熔断器，配置成用来编程与待修复的存储器单元对应的地址信息；以及多个开关单元，配置成对应于所述多个熔断器中的相应熔断器并且响应于与所述熔断 器使能信号对应的地址信号将所述多个熔断器中的对应熔断器耦合到所述电流路径中。
11.一种熔断器电路，包括熔断器单元，配置成根据熔断器是否被切断而在第一节点上形成电流路径；锁存单元，配置成锁存所述第一节点以便输出熔断器状态信号；以及供应电流控制器，配置成响应于测试信号来控制向所述锁存单元施加的驱动电流。
12.根据权利要求11所述的熔断器电路，还包括配置成响应于所述预充电信号对所述第一节点进行预充电，以及设置所述锁存单元中的初始值的预充电单元。
13.根据权利要求11所述的熔断器电路，其中所述供应电流控制器包括 偏置电压生成单元，配置成生成与所述测试信号对应的偏置电压；以及电流供应单元，配置成向所述锁存单元供应与所述偏置电压对应的驱动电流。
14.根据权利要求11所述的熔断器电路，其中所述供应电流控制器允许在测试模式中 的驱动电流大于在正常模式中的驱动电流并且将所得驱动电流施加到所述锁存单元。
15.根据权利要求11所述的熔断器电路，其中所述熔断器单元包括 熔断器，配置成用来编程所需信息；以及开关单元，配置成响应于所述熔断器使能信号将所述熔断器耦合到所述电流路径中， 其中所述熔断器和所述开关单元耦合于所述第一节点与所述电源电压级之间。
16.根据权利要求11所述的熔断器电路，其中所述熔断器单元包括 多个熔断器，配置成用来编程与待修复的存储器单元对应的地址信息；以及多个开关单元，配置成对应于所述多个熔断器中的相应熔断器并且响应于与所述熔断 器使能信号对应的地址信号将所述多个熔断器之中的对应熔断器耦合到所述电流路径中。
17.根据权利要求11所述的熔断器电路，其中所述锁存单元包括前向驱动单元，配置成响应于所述第一节点的电势电平来输出所述熔断器状态信号；以及后向驱动单元，配置成被供应有通过所述供应电流控制器控制的驱动电流，并且在接 收所述熔断器状态信号的反馈之后驱动所述第一节点。
18.一种用于驱动熔断器电路的方法，所述方法包括 当进入测试模式时生成测试信号；形成通过第一节点和熔断器的电流路径； 响应于测试信号来驱动所述第一节点；并且 在缓冲所述第一节点的电势之后检测所述熔断器的状态。
19.根据权利要求18所述的用于驱动熔断器电路的方法，其中驱动所述第一节点包括通过流过所述电流路径的正常驱动电流在正常模式中驱动所述第一节点；以及 通过比所述正常驱动电流更大的测试驱动电流在测试模式中驱动所述第一节点。
20.根据权利要求18所述的用于驱动熔断器电路的方法，其中所述熔断器具有编程于 其中的与待修复的存储器单元对应的地址信息。
全文摘要
一种熔断器电路包括熔断器单元，配置成根据熔断器是否被切断而在第一节点上形成电流路径；驱动电流控制器，配置成响应于测试信号来控制第一节点的电势电平；以及输出单元，配置成响应于第一节点的电势电平来输出熔断器状态信号。
文档编号H02H3/08GK101888080SQ200910160949
公开日2010年11月17日 申请日期2009年7月31日 优先权日2009年5月13日
发明者宋根洙, 金官彦 申请人:海力士半导体有限公司