专利名称：一种降低电压纹波的方法
技术领域：
本发明主要涉及电源完整性领域，包括所有的以高速运算、信号转换、数据存储为主要工作的芯片。比如CPU、南北桥、SAS RAID卡、网卡等等。这些芯片具有上Gbps的运算存储逻辑速度，对电源的高频阻抗具有较高的要求。
背景技术：
目前，高速信号的速度的不断提升，如PCIe总线的速度已经从Gen 1的2. 5GHZ， Gen 2的5GHZ已经提升到PCIe Gen3的8GHZ ；USB总线已经从USB2. 0的480MHZ提升到 USB3. 0的5GHZ……信号完整性的重要性已经越来越引起电子设计工程师的重视。电源完整性设计对于信号完整性的重要性不言而喻，电源质量越小，纹波越小，信号的质量就会更加得到保证。我们设计提高电源完整性的最终目的也是为了提高信号的完整性。电压的纹波对于电源完整性来说是一个十分重要的方面。我们将着重于研究一种降低电压纹波的方法。
发明内容
本发明的目的是提供一种降低电压纹波的方法。本发明的目的是按以下方式实现的，具体步骤是通过增加谐振频率在^MHZ左右的电容来压低阻抗，即在靠近电源芯片Ul的电源管脚1小于200mil的范围内，增加1个或多个47nF电容，通过增加47nF滤波电容之后测量电压纹波由原来的降低为69mV， 电压纹波有了近6倍的明显改善。本发明降低纹波电压方法的优异效果通过频域仿真目标阻抗的途径可以找到电压纹波偏大的问题点，解决问题，降低纹波，提高了电源完整性质量。这样就可以进一步提高信号完整性质量、降低EMI。电压纹波比较参数如下表所示。
权利要求
1. 一种降低电压纹波的方法，其特征在于，具体步骤是通过增加谐振频率在^MHZ左右的电容来压低阻抗，即在靠近电源芯片Ul的电源管脚1小于200mil的范围内，增加1个或多个47nF电容，通过增加47nF滤波电容之后测量电压纹波由原来的降低为69mV， 电压纹波有了近6倍的明显改善。
全文摘要
本发明提供一种降低电压纹波的方法，具体步骤是通过增加谐振频率在26MHz左右的电容来压低阻抗，即在靠近电源芯片U1的电源管脚1小于200mil的范围内，增加1个或多个47nF电容，通过增加47nF滤波电容之后测量电压纹波由原来的295mV降低为69mV，电压纹波有了近6倍的明显改善。通过频域仿真目标阻抗的途径可以找到电压纹波偏大的问题点，解决问题，降低纹波，提高了电源完整性质量。这样就可以进一步提高信号完整性质量、降低EMI。
文档编号H02M1/14GK102158063SQ20111007970
公开日2011年8月17日 申请日期2011年3月31日 优先权日2011年3月31日
发明者刘士豪, 刘鹏 申请人:浪潮电子信息产业股份有限公司