专利名称：电荷泵输出电压的调节电路及存储器的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种电荷泵输出电压的调节电路及存储器。
背景技术：
目前，半导体存储器被广泛应用于各种场合，半导体存储器可分为易失性存储器和非易失性存储器。非易失性存储器由于在没有电源的情况下仍能保持数据等优点而更受欢迎。在对非易失性存储器进行擦除操作时，通常需要施加一定的擦除电压至存储单元的控制栅上。电荷泵由于其电路简单且效率较高，因此被广泛应用于半导体集成电路中，为半导体存储器件提供擦除电压，用于存储器件的擦除操作。现有技术中，为了保证擦除操作的准确性，通常需要对电荷泵产生的电压的斜率进行有效控制；并且，通常需要设置相应的调节电路来将电荷泵的输出电压钳位于存储器件所需的擦除电压。图1示出了现有技术中常用的一种输出电压调节电路。参考图1，电荷泵10的输出端连接晶体管Ml的漏极和斜率控制电路20的输入端；所述斜率控制电路20的输出端连接所述晶体管Ml的栅极，所述晶体管Ml的源极连接负载30的第一端，并作为所述输出电压调节电路的输出端；所述负载30的第二端连接电流源40的第一端；所述电流源40的第
二端接地。
图2示出了图1所示电路中各个电压的时序图。参考图2，电荷泵10的输出电压HVE在Tl时刻后趋于稳定，电压值为Vl ;斜率控制电路20适于控制电荷泵10的输出电压HVE的上升速率，且所述斜率控制电路20在T2时刻后的输出电压GRAMP也稳定在电压值
Vl上。然而，现有的电荷泵输出电压的调节电路的输出电压VEP并不稳定；而对于后续的存储器件来说，这种不稳定的擦除电压会导致存储单元出现错误的擦除操作。
发明内容
本发明解决的是现有技术中电荷泵调节电路的输出电压不稳定的问题。为解决上述问题，本发明提供一种电荷泵输出电压的调节电路，包括:升压电路、斜率控制电路和输出晶体管，所述升压电路的输入端连接所述电荷泵的输出端，适于将所述电荷泵的输出电压升压至第一电压，所述第一电压与所述电荷泵的输出电压之间的电压差大于所述输出晶体管的阈值电压；所述斜率控制电路的输入端连接所述升压电路的输出端，所述斜率控制电路的输出端连接所述输出晶体管的栅极，所述斜率控制电路的输出电压随所述斜率控制电路的输入电压变化至所述第一电压，所述斜率控制电路的输出电压的电压变化速度小于所述斜率控制电路的输入电压的电压变化速度；所述输出晶体管的漏极和源极分别连接所述电荷泵的输出端和所述调节电路的输出端。
可选的，所述输出晶体管为NMOS管，所述NMOS管的漏极连接所述电荷泵的输出端，源极连接所述调节电路的输出端。可选的，所述输出晶体管为原生MOS管。可选的，所述原生MOS管的阈值电压为0.1V 0.5V。可选的，所述升压电路为一级或多级电荷泵。可选的，所述升压电路包括:第一升压单元；所述第一升压单元包括:第一电容、第二电容和第一传输晶体管；所述第一电容的第一端适于接收第一时钟信号，第二端连接所述第一传输晶体管的漏极；所述第二电容的第一端适于接收所述第二时钟信号，第二端连接所述第一传输晶体管的栅极；所述第一传输晶体管的栅极与漏极相连并作为所述第一升压单元的输入端，源极作为所述第一升压单元的输出端；所述第一时钟信号与第二时钟信号的频率和相位均相同。可选的，所述升压电路还包括:第二升压单元，所述第二升压单元包括:第三电容、第四电容和第二传输晶体管；所述第三电容的第一端适于接收第三时钟信号，第二端连接所述第二传输晶体管的漏极；所述第四电容的第一端适于接收第四时钟信号，第二端连接所述第二传输晶体管的栅极；所述第二传输晶体管的栅极与漏极相连并连接所述第一升压单元的输出端，源极作为所述升压电路的输出端；所述第三时钟信号与所述第一时钟信号的相位相反，所述第四时钟信号与所述第二时钟信号的相位相反。可选的，所述电荷泵的输出电压为IOV 13V。可选的，所述第一电压与所述电荷泵的输出电压之间的电压差为0.7V 2V。
本发明还提供一种存储器，包括:成阵列设置的存储单元、电荷泵以及上述任一项所述的电荷泵输出电压的调节电路；所述电荷泵的输出端连接所述调节电路，所述调节电路提供所述存储单元所需的擦除电压。与现有技术相比，本发明的技术方案至少具有以下优点:本发明技术方案中，通过增加升压电路使电荷泵的输出电压升压至第一电压，其中，所述第一电压与所述电荷泵的输出电压之间的电压差大于输出晶体管的阈值电压。所述输出晶体管的栅极接收所述第一电压，源极和漏极分别连接电荷泵的输出端和所述调节电路的输出端。在本发明技术方案中，所述输出晶体管的栅极与源极之间的的电压差Vgs大于阈值电压Vth，且漏极与源极之间的电压差Vds大于Vgs-Vth，因此，所述输出晶体管处于可变电阻区，所述输出晶体管可等效为一个很小的电阻，因此，所述输出晶体管的源极(或漏极)接收到的电荷泵的输出电压全部传输至所述输出晶体管的漏极(或源极)。换句话说，本技术方案中，所述调节电路输出的电压等于电荷泵的输出电压，是一个稳定电压，不会随输出晶体管的漏极电流发生变化。可选方案中，输出晶体管可采用原生(Native) MOS管，从而减小了升压电路所需升压的电压差，进而 减小了升压电路的面积。本发明技术方案中，通过调节电路为存储器的存储单元提供擦除电压，由于所述调节电路的输出电压稳定，因此提高了存储单元擦除操作时的准确度。
图1是现有技术中电荷泵的输出电压调节电路一实施例的电路示意图2是图1所示电路中相应电压的时序图；图3是本发明电荷泵输出电压的调节电路一实施方式的电路示意图；图4是图3所示电路中相关电压的时序图；图5是本发明调节电路中升压电路的一实施例的电路示意图；图6是图5中升压电路的各个时钟信号的时序示意图。
具体实施例方式正如背景技术中所述，图1所示调节电路的输出电压并不稳定。本发明的发明人经过仔细研究发现:图1所述调节电路的输出电压VEP随着所述晶体管Ml的漏极电流Id的变化而变化。当所述漏极电流Id越大时，所述输出电压VEP越小，而当所述漏极电流Id越小时，所述输出电压VEP越大。这种不稳定的电压会直接影响后续存储单元的擦除操作，因此本技术方案的发明人提供了一种可以输出稳定电压的电荷泵输出电压的调节电路。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图3，所述电荷泵输出电压调节电路包括:升压电路200、斜率控制电路300和输出晶体管丽I。所述升压电路200的输入端连接电荷泵100的输出端，适于将所述电荷泵100的
输出电压升压至第一电压。如图4所不,所述电荷泵100的输出电压在tl时刻后稳定于电压值HV。那么，所述升压电路200的输出电压在tl时刻后稳定于第一电压(HV+Δ V)，所述第一电压(HV+AV)与所述电荷泵100的输出电压HV之间的电压差Λ V大于所述输出晶体管MNl的阈值电压
Vth。在具体实施例中，所述升压电路可以根据实际需求设置为一级电荷泵或者多级电荷泵。在本实施方式中，所述电荷泵100的输出电压HV可以为IOV 13V。所述第一电压与所述电荷泵100的输出电压HV之间的电压差AV可以为0.7V 2V。当然，上述关于电荷泵100的输出电压以及电压差Λ V的数值范围仅为举例说明，在具体应用中，可根据应用场景及电路特性进行相应的调整，本发明对此不做限制。继续参考图3，所述斜率控制电路300的输入端连接所述升压电路200的输出端，所述斜率控制电路300的输出端连接所述输出晶体管MNl的栅极，所述斜率控制电路300的输出电压随所述斜率控制电路300的输入电压(即所述升压电路200的输出电压)变化至所述第一电压(HV+AV)，所述斜率控制电路300的输出电压的电压变化速度小于所述斜率控制电路300的输入电压的电压变化速度。参考图4，所述斜率控制电路300的输出电压随着其输入电压的变化而变化并最终于t2时刻之后稳定于所述第一电压(HV+AV)，但是，所述输出电压在上升过程中的变化速度小于输入电压的电压变化速度。 具体的，参考图4，所述升压电路200的输出电压(即所述斜率控制电路300的输入电压)从OV上升至第一电压(HV+Λ V)所需的时间为(tl-to);所述斜率控制电路300的输出电压从OV上升至所述第一电压(HV+Λ V)所需的时间为(t2-t0)。而(t2-t0)要远远大于(tl-tO)，也就是说斜率控制电路300的输出电压由OV上升为第一电压(HV+Λ V)时的斜率要远小于其输入电压由OV上升为第一电压(HV+Δ V)时的斜率。继续参考图3，所述输出晶体管MNl的漏极和源极分别连接所述电荷泵100的输出端和所述调节电路的输出端。在本实施方式中，所述输出晶体管丽I为NMOS管。具体地，所述NMOS管的漏极连接所述电荷泵100的输出端，源极连接所述调节电路的输出端。所述调节电路的输出电压Vep用于对存储单元进行擦除操作。在一个实施例中，所述输出晶体管丽I还可以为原生(Native) MOS管。所述原生MOS管的阈值电压为0.1V 0.5V。由于原生MOS管的阈值电压较低，因此升压电路200可以对电荷泵100的输出电压进行更小幅度的升压，从而减小升压电路200的面积。继续参考图4，本实施方式中，调节电路的输出电压Vep随着输出晶体管MNl的栅极电压(即斜率控制电路的输出电压)的缓慢变化而变化，并在t2时刻后趋于稳定，此时的电压值与电荷泵100的输出电压HV相同。这是因为，在图3所示电路中，在t2时刻以后，所述输出晶体管丽I的栅极电压Vg等于第一电压HV+Δ V,所述输出晶体管丽I的漏极电压Vd为HV。并且由于第一电压(HV+AV)与所述电荷泵的输出电压HV之间的电压差Δ V大于输出晶体管的阈值电压Vth,那么所述输出晶体管丽I的栅极电压Vg与源极电压Ns之间的电压差Vgs=HV+Λ V-Vs>VTH。Cl)对上述公式(I)变换后得出:Vgs-Vra=HV+Δ V-Vs_VTH>0 (2 )·
其中，所述输出晶体管丽I的漏极电压Vd与源极电压Vs之间的电压差Vds=HV-Vs0 由于 AV>VTH，再结合公式(2)可以得出:Vds〈Vgs-VTH (3)由公式(I)和公式(3)得出，所述输出晶体管MNl稳定地处于可变电阻区。处于可变电阻区的输出晶体管MNl的漏极电压被全部传输至其源极，也就是说，本实施方式的调节电路的输出电压Vep相当于所述电荷泵100的输出电压HV。这样，所述调节电路的输出电压只与电荷泵的输出电压有关，即只固定输出一个稳定的电压值，从而减小了后续存储单元在擦除过程中的误操作。图5示出了图3中升压电路一实施例的电路示意图。参考图5，所述升压电路可以包括:第一升压单元210。所述第一升压单兀210包括:第一电容Cl、第二电容C2和第一传输晶体管Mil。所述第一电容Cl的第一端适于接收第一时钟信号CKl，第二端连接所述第一传输晶体管Mll的漏极。所述第二电容C2的第一端适于接收所述第二时钟信号CK2，第二端连接所述第一传输晶体管Mll的栅极；所述第一传输晶体管Mll的栅极与漏极相连并作为第一升压单元210的输入端A，所述第一传输晶体管Mll的源极作为所述第一升压单元210的输出端C。所述第一时钟信号CKl和第二时钟信号CK2的频率和相位均相同。在本实施例中，所述升压电路200还可以包括:第二升压单元220。所述第二升压单元220包括:第三电容C3、第四电容C4和第二传输晶体管Ml2。
所述第三电容C3的第一端适于接收第三时钟信号CK3，第二端连接所述第二传输晶体管M12的漏极。所述第四电容C4的第一端适于接收第四时钟信号CK4，第二端连接所述第二传输晶体管M12的栅极。所述第二传输晶体管M12的栅极与漏极相连并连接所述第一升压单元210的输出端C，所述第二传输晶体管M12的源极作为所述升压电路200的输出端B。其中，所述第三时钟信号CK3与所述第一时钟信号CKl的频率相同、相位相反,所述第四时钟信号CK4与所述第二时钟信号CK2的频率相同、相位相反。这四个时钟信号的具体的时序图可参考图6。需要说明的是，所述第一时钟信号CKl和第二时钟信号CK2的幅值可以相同也可以不同。同样的，所述第三时钟信号CK3和所述第一时钟信号CKl的幅值，以及所述第四时钟信号CK4和所述第二时钟信号CK2的幅值也可以相同或者不同。本发明对此不做限制。在具体运用中，为简化电路，可以采用同一个时钟产生电路产生所述第一时钟信号CKl和所述第二时钟信号CK2 ;采用另一个时钟产生电路产生所述第三时钟信号CK3和第四时钟信号CK4。或者对所述第一时钟信号CKl进行反相后产生所述第三时钟信号CK3和第四时钟信号CK4，本发明对此不做限制。参考图6，在Tll时间段，第一时钟信号CKl和第二时钟信号CK2为高电平，因此，分别对所述第一电容Cl和第二电容C2充电，所述升压电路200的输入端A点的电压升高，然后由所述第一传输晶体管Mll传输至输出端C。在T12时间段，所述第三时钟信号CK3和第四时钟信号CK4为高电平，因此，所述第三电容C3和第四电容C4充电，输出端C的电压继续升高，然后由所述第二传输晶体管Ml2传输至所述升压电路200的输出端B。与上述过程相类似的，在所述第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4的控制下，输入端A点的电压经过第一升压单元210和第二升压单元220的升压后由升压电路200的输出端B进行输出。图5所示的升压电路结构简单，易于实现，减小了本发明调节电路的面积和功耗。本发明还提供了一种存储器，所述存储器包括:成阵列设置的存储单元、电荷泵以及前述的电荷泵输出电压的调节电路；所述调节电路为所述存储单元提供进行擦除操作时的擦除电压。由前述内容可知，本发明技术方案的调节电路能够稳定的输出擦除电压，因此，可以有效地提高本发明存储器的存储单元在进行擦除操作时的准确度。虽然本发明披 露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种电荷泵输出电压的调节电路，其特征在于，包括:升压电路、斜率控制电路和输出晶体管， 所述升压电路的输入端连接所述电荷泵的输出端，适于将所述电荷泵的输出电压升压至第一电压，所述第一电压与所述电荷泵的输出电压之间的电压差大于所述输出晶体管的阈值电压； 所述斜率控制电路的输入端连接所述升压电路的输出端，所述斜率控制电路的输出端连接所述输出晶体管的栅极，所述斜率控制电路的输出电压随所述斜率控制电路的输入电压变化至所述第一电压，所述斜率控制电路的输出电压的电压变化速度小于所述斜率控制电路的输入电压的电压变化速度； 所述输出晶体管的漏极和源极分别连接所述电荷泵的输出端和所述调节电路的输出端。
2.如权利要求1所述的电荷泵输出电压的调节电路，其特征在于，所述输出晶体管为NMOS管，所述NMOS管的漏极连接所述电荷泵的输出端，源极连接所述调节电路的输出端。
3.如权利要求1所述的电荷泵输出电压的调节电路，其特征在于，所述输出晶体管为原生MOS管。
4.如权利要求3所述的电荷泵输出电压的调节电路，其特征在于，所述原生MOS管的阈值电压为0.1V 0.5V。
5.如权利要求1所述的电荷泵 输出电压的调节电路，其特征在于，所述升压电路为一级或多级电荷泵。
6.如权利要求1所述的电荷泵输出电压的调节电路，其特征在于，所述升压电路包括:第一升压单元；所述第一升压单元包括:第一电容、第二电容和第一传输晶体管；所述第一电容的第一端适于接收第一时钟信号，第二端连接所述第一传输晶体管的漏极；所述第二电容的第一端适于接收所述第二时钟信号，第二端连接所述第一传输晶体管的栅极；所述第一传输晶体管的栅极与漏极相连并作为所述第一升压单元的输入端，源极作为所述第一升压单元的输出端；所述第一时钟信号与第二时钟信号的频率和相位均相同。
7.如权利要求6所述的电荷泵输出电压的调节电路，其特征在于，所述升压电路还包括:第二升压单元，所述第二升压单元包括:第三电容、第四电容和第二传输晶体管；所述第三电容的第一端适于接收第三时钟信号，第二端连接所述第二传输晶体管的漏极；所述第四电容的第一端适于接收第四时钟信号，第二端连接所述第二传输晶体管的栅极；所述第二传输晶体管的栅极与漏极相连并连接所述第一升压单元的输出端，源极作为所述升压电路的输出端；所述第三时钟信号与所述第一时钟信号的相位相反，所述第四时钟信号与所述第二时钟信号的相位相反。
8.如权利要求1所述的电荷泵输出电压的调节电路，其特征在于，所述电荷泵的输出电压为IOV 13V。
9.如权利要求1所述的电荷泵输出电压的调节电路，其特征在于，所述第一电压与所述电荷泵的输出电压之间的电压差为0.7V 2V。
10.一种存储器，其特征在于，包括:成阵列设置的存储单元、电荷泵以及权利要求1 9任一项所述的电荷泵输出电压的调节电路；所述电荷泵的输出端连接所述调节电路，所述调节电路提供所述存储单元所需的擦除电压。
全文摘要
一种电荷泵输出电压的调节电路及存储器。所述电路包括升压电路、斜率控制电路和输出晶体管，所述升压电路的输入端连接电荷泵的输出端，适于将电荷泵的输出电压升压至第一电压，所述第一电压与电荷泵的输出电压之间的电压差大于输出晶体管的阈值电压；斜率控制电路的输入端连接升压电路的输出端，斜率控制电路的输出端连接输出晶体管的栅极，斜率控制电路的输出电压随斜率控制电路的输入电压变化至所述第一电压，所述斜率控制电路的输出电压的电压变化速度小于斜率控制电路的输入电压的电压变化速度；输出晶体管的漏极和源极分别连接电荷泵的输出端和调节电路的输出端。本发明调节电路的输出电压稳定，减少了后续存储单元擦除操作时的误操作。
文档编号H02M3/07GK103236789SQ20131014548
公开日2013年8月7日 申请日期2013年4月24日 优先权日2013年4月24日
发明者杨光军 申请人:上海宏力半导体制造有限公司