1.一种系统，其包括各自具有个别接地连接的多个电路，所述系统进一步包括：
共用接地连接，其经由相关联的隔离电路而与所述多个电路中的每一电路的每一接地连接相连接，其中每一隔离电路包括：
NMOS晶体管，其具有使所述共用接地连接与相关联的电路的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；
第一分流电阻器，其是与所述负载路径并联耦合。
2.根据权利要求1所述的系统，其中所述电路中的至少一者是USB电路。
3.根据权利要求2所述的系统，其中所述电路中的至少一者是DC-DC转换器。
4.根据权利要求3所述的系统，其中至少一个隔离电路进一步包括具有在相关联的USB电路的供应电压与使所述负载路径与所述个别接地连接耦合的瞬时电压抑制装置之间连接的负载路径的PMOS晶体管，及在所述供应电压与所述个别接地连接之间耦合的第二分流电阻器。
5.根据权利要求4所述的系统，其中所述瞬时电压抑制装置是瞬时电压抑制二极管。
6.根据权利要求4所述的系统，其进一步包括在所述PMOS晶体管的栅极与所述供应电压之间耦合的第一齐纳二极管，及在所述栅极与所述共用接地连接之间耦合的第二齐纳二极管。
7.根据权利要求6所述的系统，其中所述第二齐纳二极管与电阻器串联连接。
8.根据权利要求6所述的系统，其中电阻器并联耦合到所述第一齐纳二极管。
9.根据权利要求1所述的系统，其中所述第一分流电阻器具有在约10kOhm与1MOhm之间的电阻。
10.根据权利要求1所述的系统，其进一步包括具有与所述第一分流电阻器耦合的输入的运算放大器，其中所述运算放大器的输出控制所述NMOS晶体管。
11.根据权利要求10所述的系统，其进一步包括具有在所述NMOS晶体管的所述栅极与共用接地之间耦合的负载路径的另一NMOS晶体管，其中所述另一NMOS晶体管的所述栅极与所述运算放大器的所述输出耦合。
12.根据权利要求11所述的系统，进一步包括通过OR电路而与所述另一NMOS晶体管的所述栅极耦合的多个信号。
13.根据权利要求12所述的系统，其中所述OR电路是由与所述NMOS晶体管的所述栅极连接的多个二极管形成，其中所述多个信号中的每一者经馈送到所述多个二极管中的一者。
14.根据权利要求3所述的系统，其中所述电路中的至少一者是USB功率控制器。
15.一种用于集成电路装置的保护电路，其包括：
NMOS晶体管，其具有使共用接地连接与所述集成电路装置的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；
第一分流电阻器，其与所述负载路径并联耦合。
16.根据权利要求15所述的保护电路，其进一步包括具有在所述集成电路装置的供应电压与使所述负载路径与所述个别接地连接耦合的瞬时电压抑制装置之间连接的负载路径的PMOS晶体管，及在所述供应电压与所述个别接地连接之间耦合的第二分流电阻器。
17.根据权利要求15所述的保护电路，其进一步包括具有与所述第一分流电阻器耦合的输入的运算放大器，其中所述运算放大器的输出控制所述NMOS晶体管。
18.根据权利要求17所述的保护电路，其进一步包括具有在所述NMOS晶体管的所述栅极与共用接地之间耦合的负载路径的另一NMOS晶体管，其中所述另一NMOS晶体管的所述栅极是与所述运算放大器的所述输出耦合。
19.根据权利要求18所述的保护电路，其进一步包括通过OR电路而与所述另一NMOS晶体管的所述栅极耦合的多个信号。
20.根据权利要求19所述的保护电路，其中所述OR电路是由与所述NMOS晶体管的所述栅极连接的多个二极管形成，其中所述多个信号中的每一者经馈送到所述多个二极管中的一者。
21.根据权利要求16所述的保护电路，其中所述集成电路装置是USB集线器、USB功率控制器或DC-DC转换器。
22.根据权利要求16所述的保护电路，其中所述瞬时电压抑制装置是瞬时电压抑制二极管。
23.根据权利要求16所述的保护电路，其进一步包括在所述PMOS晶体管的栅极与所述供应电压之间耦合的第一齐纳二极管，及在所述栅极与所述共用接地连接之间耦合的第二齐纳二极管。
24.根据权利要求23所述的保护电路，其中所述第二齐纳二极管是与电阻器经串联连接。
25.根据权利要求23所述的保护电路，其中电阻器经并联耦合到所述第一齐纳二极管。
26.根据权利要求15所述的保护电路，其中所述第一分流电阻器具有约10kOhm或约1MOhm的电阻。
27.根据权利要求15所述的系统，其进一步包括多个瞬时电压抑制TVS装置，每一TVS装置是在外部连接与相应的个别接地连接之间耦合。