一种自供电控制电路的制作方法

本发明涉及自供电控制技术领域，特别涉及一种自供电控制电路。

背景技术：

传统的控制电路供电方法中，一种是直接采用独立的电源给控制电路供电，如线性电源(LDO)或者小功率的开关电源。这些独立的电源将输入电压转换为控制电路所需要的供电，通常效率低下，特别是线性电源方法供电的方法。另一种方法是利用开关电源自身中的磁元件，利用电磁耦合，通过辅助绕组，产生一个合适的输出给控制电路供电，这一方法相对效率较高、成本较低，但增加了磁元件加工的复杂性，供电电压通常受输出电压和负载的影响，变化较大，品质不高。

以图1(a)所示的一个开关管在低端(Low Side)的Buck电路(降压电路)为例简要说明这一现有技术。在Buck电路工作期间，需要线性LDO功率管Q2持续供电给电容Vcc。优点是不需要增加外围器件，但是损耗较大，理论上损耗为(Vin-Vcc)*Ivcc。对于Vin比较高的应用，LDO的损耗很大。

以图1(b)所示为另一种供电方式。控制电路开始启动之前，消耗的电流很小，通常可以用一个启动电阻(图中所示的Rstart)或者高压电流源(较小的电流)给Vcc充电。为了降低损耗，通常启动电阻较大。当Vcc电压(即供电电压)达到启动电压后，驱动控制电路开始工作，输出门极控制信号驱动开关管Q1，Buck电路也开始工作，输入向负载提供能量。控制电路在工作后，消耗的电流会增加，较大的启动电阻不能提供控制电路正常工作时的电流，因此需要电容Cvcc中存储的能量支撑控制电路继续工作。在供电电压下降到不能维持控制电路正常工作的电压前，必须有其他途径给控制电路持续供电，维持其正常工作。图1(b)所示例子中利用与电感Lo耦合的辅助绕组Na产生控制电路的供电电压，因此需要额外增加一个辅助绕组Na，结构相对复杂。而且在实际电路中，辅助绕组Na与电感Lo之间不能完全耦合，导致辅助绕组的输出电压Va随着负载的变化会有变动，控制电路的供电电压可能不稳定。

技术实现要素：

为解决上述问题，本发明实施例提供一种自供电控制电路，包括电源、供电电容、驱动控制电路、开关电源电路，

其中，所述开关电源电路耦接所述电源，所述开关电源电路包括第一开关管和负载，所述第一开关管的控制端耦接所述驱动控制电路的输出端，所述驱动控制电路的供电端耦接所述供电电容的一端，所述供电电容的另一端耦接所述电源的负端；

还包括单向开关电路，所述单向开关电路包括第二开关管，所述单向开关电路的一端耦接所述驱动控制电路的供电端，另一端耦接所述开关电源电路中第一开关管的输入端，所述第二开关管的控制极耦接所述驱动控制电路；

当第一开关管关断时，第二开关管导通，电源经开关电源电路和单向开关电路给供电电容充电。

作为一种实施方式，所述单向开关电路包括第二二极管，所述第二二极管与所述第二开关管串联形成串联电路，所述串联电路的一端耦接供电电容，另一端耦接第一开关管的输入端。

作为一种实施方式，还包括驱动电路，所述驱动电路一端耦接所述驱动控制电路，另一端耦接第二开关管的控制极。

作为一种实施方式，所述单向开关电路还包括JFET管，所述第二开关管为PMOS管，PMOS管漏极耦接供电电容，PMOS管源极和栅极耦接驱动控制电路，其中PMOS管源极还耦接JFET管源极，JFET管栅极接地，漏极耦接第二二极管负极，第二二极管正极耦接第一开关管的输入端。

作为一种实施方式，所述第二开关管为NMOS管，所述驱动电路包括第三二极管、第三电阻和第三电容，所述第三二极管与所述第三电阻并联，所述第三电容一端耦接第三二极管负极，另一端耦接驱动控制电路，所述NMOS管源极耦接第三二极管的正极和供电电容，栅极耦接第三二极管的负极，漏极耦接第二二极管的负极。

作为一种实施方式，所述第二开关管为耗尽型NMOS管，耗尽型NMOS管栅极耦接驱动控制电路，源极耦接第二二极管的正极或漏极耦接第二二极管的负极，当源极耦接第二二极管的正极时，第二二极管的负极耦接驱动控制电路的供电端；当漏极耦接第二开关管的负极时，第二二极管的正极耦接开关电源电路。

作为一种实施方式，所述开关电源电路为buck、boost、flyback中的任意一种。

作为一种实施方式，所述第一开关管为NMOS管，NMOS管栅极耦接驱动控制电路的输出端，源极接地，漏极耦接负载。

作为一种实施方式，所述开关电源电路包括第一电感、第一二极管和输出电容，所述第一二极管的负极耦接电源的正端，正极耦接所述第一电感的一端，第一电感的另一端耦接所述输出电容的一端，所述第一电容的另一端耦接第一二极管的负极。

作为一种实施方式，所述第一开关管和第二开关管为MOS管或三极管。

本发明相比于现有技术的有益效果在于：本发明提出的自供电控制电路，在第一开关管Q1的漏极和驱动控制电路的驱动电压输入端之间加入单向开关电路，该单向开关电路中，当第二开关管导通，第一开关管Q1关断时，输入电压Vin、负载、第一电感Lo、第二二极管D2、第二开关管、供电电容Cvcc形成回路，输入电压对第一电感Lo和供电电容Cvcc充电，第一电感Lo电流增加，VCC处的电压升高。第二开关管对供电电容Cvcc充电也可以在电感电流上升过程中的任何时刻，只要第一开关管Q1关断，第二开关管导通就可以对供电电容Cvcc进行充电。

附图说明

图1为传统的供电电路的电路图；

图2为本发明的实施例一的自供电控制电路的电路图；

图3为本发明的实施例二的自供电控制电路的电路图；

图4为本发明的实施例二的自供电控制时序图；

图5为本发明的实施例二的另一种自供电控制时序图；

图6为本发明的实施例三的自供电控制电路的电路图；

图7为本发明的实施例四的自供电控制电路的电路图；

图8为本发明的多种单向开关电路的电路图结构图。

附图标注：1、驱动控制电路；2、开关电源电路；3、单向开关电路；31、驱动电路。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部实施例。

如图2、3、6、7所示，一种自供电控制电路，包括电源(输入电压Vin)、供电电容Cvcc、驱动控制电路1、开关电源电路2和单向开关电路3。其中，开关电源电路2耦接电源，开关电源电路2包括第一开关管Q1和负载，第一开关管Q1的控制端耦接驱动控制电路1的输出端，驱动控制电路1的输入端耦接供电电容的一端，供电电容的另一端耦接电源的负端；单向开关电路3的一端耦接驱动控制电路1的供电，另一端耦接第一开关管的输入端，单向开关电路3包括第二开关管，第二开关管的控制极耦接驱动控制电路1。第一开关管和第二开关管为MOS管或三极管。开关电源电路2为buck、boost、flyback中的任意一种。

如下的实施例中，均以开关电源电路2为BUCK电路、第一开关管为NMOS管进行阐述。NMOS管栅极耦接驱动控制电路1的供电端，源极接地，漏极耦接负载。BUCK电路包括第一电感Lo、第一二极管Dr、输出电容Co和负载，第一二极管Dr的负极耦接电源的正端，正极耦接第一电感Lo的一端，第一电感Lo的另一端耦接输出电容Co的一端，输出电容Co的另一端耦接第一二极管Dr是负极，负载与输出电容Co并联连接。

实施例一

如图2所示，单向开关电路3包括开关管Q2(即上述的第二开关管)和第二二极管D2，开关管Q2的控制极耦接驱动电路31，驱动电路31耦接驱动控制电路1。开关管Q2和第二二极管D2可以互换位置。

该电路工作时，当第一开关管Q1关断，开关管Q2导通，电源输入电压Vin、负载、第一电感Lo、第二二极管D2、开关管Q2、供电电容Cvcc形成回路，输入电压对第一电感Lo和供电电容Cvcc充电，第一电感Lo电流增加，供电电容Cvcc电压升高。当第一开关管Q1导通时，不论开关管Q2导通与否，都会停止对供电电容Cvcc充电。

实施例二

如图3-5所示，单向开关电路3包括第二二极管D2、JFET Q5和PMOS Q4(即上述的第二开关管，此处PMOS Q4位置，也可为MOS或三极管，由于有JFET管给驱动控制电路供电，因此，即使采用NMOS管，也不需要驱动电路)，PMOS Q4的栅极和源极连接到驱动控制电路1，且其源极连接到JFET Q5。在自供电控制电路启动时，图中VCC处的电压为0，第二二极管D2和JFET Q5导通，则PMOS Q4的源极电压升高。由于VCC处的电压为0，驱动控制电路1还未启动，PMOS Q4的栅极电压也为0，当PMOS Q4的源极电压比栅极电压高于其开启电压，则PMOS Q4导通，供电电容Cvcc被充电。当VCC处的电压高于一定值时，则驱动控制电路1开启，当驱动控制电路1对PMOS Q4的栅极下拉，使PMOS Q4继续导通，则PMOS Q4源极电压近似等于漏极电压，即VCC。当第一开关管Q1关断时，输入电压Vin通过负载或者输出电容Co、第一电感Lo、第二二极管D2、JFET Q5和PMOS Q4给供电电容Cvcc和第一电感Lo充电。在此期间，PMOS Q4导通，PMOS Q4漏极与源极之间的压降很小，JFET Q5工作在线性区，其压降也很小，所以PMOS Q4和JFET Q5损耗极小。第一电感Lo上电压为Vin-Vout-Vcc。在Vin-Vout远大于Vcc的情况下，第一电感Lo上电压约为Vin-Vout，电感电流上升。经过一定时间后，或驱动控制电路1检测到Vcc处的电压达到一定阈值，或通过电阻采样PMOS Q4电流的方式来检测流过PMOS Q4的电流达到一定阈值时，驱动控制电路1控制第一开关管Q1导通，由于第一开关管Q1导通，第一开关管Q1漏极的电压低于Vcc处的电压。由于第二二极管D2的存在，供电电容Cvcc的充电通路截止；PMOS Q4没有电流。电流经过第一开关管Q1，而不经过PMOS Q4。输入电压Vin通过负载或者输出电容Co、第一电感Lo、第一开关管Q1给第一电感Lo充电，第一电感Lo上电压为Vin-Vout，电感电流继续上升。PMOS Q4可以在第一开关管Q1导通的任何时刻关断，驱动控制电路1将PMOS Q4的栅极上拉到其源极即可关断PMOS Q4。当PMOS Q4关断时，由于JFET Q5和第二二极管D2都没有电流，PMOS Q4的源极电压为JFET Q5的夹断电压，一般该夹断电压略高于VCC处的电压。当电感电流上升到一定值或者经过一定时间后，驱动控制电路1控制第一开关管Q1关断，第一开关管Q1漏极电压上升，当第一电感Lo电流使得第一二极管Dr导通时，第一开关管Q1漏极电压接近Vin。在此阶段PMOS Q4一直处于关断状态，没有电流流经PMOS Q4，第一电感Lo上电压为-Vout，电感电流下降。电感电流iLo，第一开关管Q1、PMOS Q4驱动信号Vgs_Q1、Vgs_Q4，充点电容Cvcc的充电电流iQ4，Vcc处的电压波形和第一开关管Q1漏源电压波形如图4所示。

供电电容Cvcc只在PMOS Q4导通并且第一开关管Q1关断的情况进行充电，在此情况下，PMOS Q4、JFET Q5的压降很小，因此，供电电容Cvcc的充电损耗小，可以解决传统LDO供电方案中LDO功耗的问题，提高系统效率，且该电路无需额外的辅助线圈供电电路，简化线路，降低成本。

图5是基于图3的实现方式中，该实施例的另一种自供电控制时序图，供电电容Cvcc充电发生在电感电流上升过程中的中间时刻。

实施例三

如图6所示，单向开关电路3包括第二二极管D2和NMOS Q6(即上述的第二开关管)，自供电控制电路还包括驱动电路31，驱动电路31包括第三二极管D3、第三电阻R3和第三电容C3，第三二极管D3与第三电阻R3并联，第三电容C3一端耦接第三二极管D3负极，另一端耦接驱动控制电路1，NMOS管Q6源极耦接第三二极管D3的正极和供电电容Cvcc，栅极耦接第三二极管D3的负极，漏接耦接第二二极管D2的负极。当驱动控制电路1对NMOS Q6的栅极上拉，NMOS Q6导通。当第一开关管Q1关断时，则VDS_Q1通过第二二极管D2和NMOS Q6对供电电容Cvcc进行充电；由于NMOS Q6导通时，其栅极要大于VCC处的电压，即其源极电压，而VCC处的电压为驱动控制电路1供电，也就是驱动控制电路1中的电压都低于VCC处的电压，因此需要由第三电阻R3、第三二极管D3和第三电容C3组成的驱动电路31来驱动NMOS Q6。原理是利用自举电容C3，使Q6的栅源电压VGS大于开启电压Vth。具体为电容C3下极板(和驱动控制电路1连接的一端)初始接电位V1，此时电容上极板(连接到Q6栅极的一端)因为二极管D3和电阻R3的存在，使得电容C3上极板电压为VCC，此时Q6的VGS＝0，Q6关断。当驱动控制电路需要导通Q6时，上拉电容下极板电位到V2，由于电容两端电压不能突变，此时电容上极板电位会提高到VCC+V2-V1，所以Q6的VGS＝V2-V1，只要V2-V1>Vth，Q6即会导通。设计时C3容值比Q6的栅源寄生电容Cgs大很多，确保自举时可以把Q6的栅极电压举起来，同时R3电阻不能太小，确保Q6导通时间内不会把Cgs上的电荷放掉。当第一开关管Q1导通时，供电电容Cvcc充电停止；当驱动控制电路1不对第三电容C3进行充电，则第三电阻R3上电流为0，NMOS Q6的栅源电压为0，NMOS Q6关断，供电电容Cvcc充电停止。

实施例四

如图7所示，单向开关包括第二二极管D2和耗尽型MOS Q7(即上述的第二开关管)，Q7为耗尽型NMOS。一般MOS默认为增强型MOS，即对于NMOS来说，其栅源电压为0时，NMOS关断；栅源电压为正且大于开启电压时，NMOS导通。对于PMOS来说，其栅源电压为0时，PMOS关断；栅源电源为负，且其绝对值大于开启电压时，PMOS导通。而耗尽型NMOS的栅源电压为0时，NMOS导通，NMOS栅源电压为负且低于关断电压时，关断；耗尽型PMOS的栅源电压为0时导通，栅源电压为正且大于关断电压时，关断。由于耗尽型NMOS Q7在导通和关断时，其栅极电压都比源极电压低，也就是低于VCC处的电压，因此可以由驱动控制电路1直接控制。并且当VCC处的电压不足以启动驱动控制电路1时，耗尽型NMOS Q7导通，供电电容Cvcc被充电，当VCC处的电压高于一定值时，则驱动控制电路1可以启动工作。当供电电容Cvcc充电完成后，第一开关管Q1导通，驱动控制电路1可以下拉NMOS Q7的栅极电压将NMOS Q7关断。NMOS Q7和第一开关管Q1共漏极，当NMOS Q7和第一开关管Q1和驱动控制电路1做在同一个芯片中时，NMOS Q7可以和第一开关管Q1做在一起，可以大大节约芯片面积。

综上所述，单向开关电路3不局限与上述的几个实施例，可以有多种实现方式，可以是二极管与三极管串联组成，或者两个MOSFET的串联等等。如图8所示的几种单向开关。如图8(a)所示为二极管和PMOS串联；如图8(b)所示为二极管和NPN三极管串联；如图8(c)所示为二极管和PNP三极管串联；如图8(d)所示为两个NMOS串联，其中一个NMOS处于关断状态，可以栅极接源极，利用其体二极管，另一个NMOS作为开关。

本发明提出的自供电控制电路，在第一开关管Q1的漏极和驱动控制电路的驱动电压输入端之间加入单向开关电路，该单向开关电路中，当第二开关管导通，第一开关管Q1关断时，输入电压Vin、负载、第一电感Lo、第二二极管D2、第二开关管、供电电容Cvcc形成回路，输入电压对第一电感Lo和供电电容Cvcc充电，第一电感Lo电流增加，VCC处的电压升高。第二开关管对供电电容Cvcc充电也可以在电感电流上升过程中的任何时刻，只要第一开关管Q1关断，第二开关管导通就可以对供电电容Cvcc进行充电。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。