本发明涉及静电防护技术领域，特别是涉及一种基于TVS二极管的RC电源箝位电路。
背景技术：
由于半导体技术的发展和集成电路的广泛应用，特别是MOS器件的加工工艺逐步成为主导加工技术，使得器件的集成度得到了极大的提高，同时也导致器件对静电的影响十分敏感。由于静电对电子产品的危害很大，因此，对于静电防护的要求也越来越高。
现有的ESD(Electro-Static discharge，静电释放)防护会使用分立元器件搭建的ESD防护电路，但现有技术中的ESD防护电路选用的箝位器件一般为MOS管或者普通二极管，抗压性小，泄流慢。
因此，如何提供一种解决上述技术问题的箝位电路时本领域技术人员目前需要解决的问题。
技术实现要素：
本发明的目的是提供一种基于TVS二极管的RC电源箝位电路，抗压性好，泄流快，提高了整个电路的安全性能。
为解决上述技术问题，本发明提供了一种基于TVS二极管的RC电源箝位电路，包括：
与电源连接、用于检测所述电源上是否存在静电脉冲、当出现静电脉冲时将所述静电脉冲发送出去的检测电路；
与所述检测电路连接、用于将所述静电脉冲延迟输出的延迟电路；
与所述延迟电路连接、用于吸收所述静电脉冲，将所述静电脉冲泄放掉的TVS二极管。
优选地，所述检测电路包括电阻和电容，其中，所述电阻的第一端和所述电容的第一端连接，其公共端分别与所述电源以及所述延迟电路的第一端连接，所述电阻的第二端与所述延迟电路的第二端连接，所述电容的第二端与所述延迟电路的第三端连接。
优选地，所述延迟电路包括第一反相器和第二反相器，其中，所述第一反相器的第一端作为所述延迟电路的第一端，所述第一反相器的第二端作为所述延迟电路的第二端，所述第一反相器的第三端作为所述延迟电路的第三端，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述TVS二极管连接。
优选地，所述第一反相器包括第一NMOS和第一PMOS，所述第二反相器包括第二NMOS和第二PMOS，其中：
所述第一NMOS的栅极与所述第一PMOS的栅极连接，其公共端作为所述延迟电路的第一端，所述第一NMOS的漏极作为所述延迟电路的第二端与所述第二NMOS的漏极连接，所述第一NMOS的源极与所述第一PMOS的漏极连接，其公共端与所述第二反相器的输入端连接，所述第二反相器的输入端为所述第二NMOS的栅极以及所述第二PMOS的栅极连接的公共端，所述第一PMOS的源极作为所述延迟电路的第三端接地；所述第二PMOS的源极接地，所述第二NMOS的源极与所述第二PMOS的漏极连接，其公共端作为所述第二反相器的输出端与所述TVS二极管的阳极连接，所述TVS二极管的阴极接地。
本发明提供一种基于TVS二极管的RC电源箝位电路，包括与电源连接、用于检测电源上是否存在静电脉冲、当出现静电脉冲时将静电脉冲发送出去的检测电路；与检测电路连接、用于将静电脉冲延迟输出的延迟电路；与延迟电路连接、用于吸收静电脉冲，将静电脉冲泄放掉的TVS二极管。本发明选用的箝位器件为TVS二极管，由于TVS二极管比起MOS管本身不需要防静电，并且具有极快的响应时间和相当高的浪涌吸收能力，当TVS二极管的两端受到反向瞬间过压脉冲时能以极高的速度把两端的高阻抗变为低阻抗，以吸收瞬间大电流，并将电压箝位在预定数值，从而保护电路中的元器件受到损伤，本申请中使用TVS二极管作为RC箝位电路的箝位器件来泄放ESD电流，抗压性好，泄流快，增强了电路的防护功能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种基于TVS二极管的RC电源箝位电路的结构示意图。
具体实施方式
本发明的核心是提供一种基于TVS二极管的RC电源箝位电路，抗压性好，泄流快，提高了整个电路的安全性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种基于TVS二极管的RC电源箝位电路的结构示意图，该电路包括：
与电源连接、用于检测电源上是否存在静电脉冲、当出现静电脉冲时将静电脉冲发送出去的检测电路1；
作为优选地，检测电路1包括电阻和电容，其中，电阻的第一端和电容的第一端连接，其公共端分别与电源以及延迟电路2的第一端连接，电阻的第二端与延迟电路2的第二端连接，电容的第二端与延迟电路2的第三端连接。
可以理解的是，检测电路1用来检测电源上ESD情况的发生，在实际应用中，在上电瞬间或者不小心触碰到电路中的引脚时均可能出现静电脉冲。
另外，本申请是采用RC电路作为检测电路1来检测静电脉冲，还可以采用其他检测电路来检测，本发明在此不做特别的限定，根据实际情况来定。
与检测电路1连接、用于将静电脉冲延迟输出的延迟电路2；
作为优选地，延迟电路2包括第一反相器21和第二反相器22，其中，第一反相器21的第一端作为延迟电路2的第一端，第一反相器21的第二端作为延迟电路2的第二端，第一反相器21的第三端作为延迟电路2的第三端，第一反相器21的输出端与第二反相器22的输入端连接，第二反相器22的输出端与TVS二极管3连接。
可以理解的是，延迟电路2用来保证在整个静电脉冲被发现以及被泄流的整个过程中使TVS二极管3始终处于断开的状态，以此来保证TVS二极管3不影响整体电路的正常工作。
具体地，当发生ESD现象时，通过检测电路1检测到静电脉冲，此时经过R、C之后的逻辑电位变化为“1”，之后经过第一反相器21和第二反相器22的延迟，逻辑电位仍然为“1”，此时TVS二极管3被开启，泄放掉静电脉冲的电流。
作为优选地，第一反相器21包括第一NMOS和第一PMOS，第二反相器22包括第二NMOS和第二PMOS，其中：
第一NMOS的栅极与第一PMOS的栅极连接，其公共端作为延迟电路2的第一端，第一NMOS的漏极作为延迟电路2的第二端与第二NMOS的漏极连接，第一NMOS的源极与第一PMOS的漏极连接，其公共端与第二反相器22的输入端连接，第二反相器22的输入端为第二NMOS的栅极以及第二PMOS的栅极连接的公共端，第一PMOS的源极作为延迟电路2的第三端接地；第二PMOS的源极接地，第二NMOS的源极与第二PMOS的漏极连接，其公共端作为第二反相器22的输出端与TVS二极管3的阳极连接，TVS二极管3的阴极接地。
上述只是本发明提供的第一反相器21和第二反相器22的一种具体实现形式，本发明还可以采用其他形式的反相器，本发明在此不作特别的限定，能实现本发明的目的即可。
与延迟电路2连接、用于吸收静电脉冲，将静电脉冲泄放掉的TVS二极管3。
具体地，TVS二极管3具有卓越的箝位功能、极低的击穿电压，极小的封装，电气特性在生命周期内比较稳定。一方面，TVS二极管3反应迅速，抗压性好，使瞬时静电脉冲在没有对线路或器件造成损伤之前就能被有效地遏制，另一方面，TVS的截止电压比较低，更适用于低电压回路环境。
本发明提供一种基于TVS二极管的RC电源箝位电路，包括与电源连接、用于检测电源上是否存在静电脉冲、当出现静电脉冲时将静电脉冲发送出去的检测电路；与检测电路连接、用于将静电脉冲延迟输出的延迟电路；与延迟电路连接、用于吸收静电脉冲，将静电脉冲泄放掉的TVS二极管。本发明选用的箝位器件为TVS二极管，由于TVS二极管比起MOS管本身不需要防静电，并且具有极快的响应时间和相当高的浪涌吸收能力，当TVS二极管的两端受到反向瞬间过压脉冲时能以极高的速度把两端的高阻抗变为低阻抗，以吸收瞬间大电流，并将电压箝位在预定数值，从而保护电路中的元器件受到损伤，本申请中使用TVS二极管作为RC箝位电路的箝位器件来泄放ESD电流，抗压性好，泄流快，增强了电路的防护功能。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。