负压电荷泵的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种负压电荷泵(negativechargepump)。

背景技术：

如图1所示，是现有负压电荷泵的示意图，本发明实施例负压电荷泵包括：

分压电路5，所述分压电路5连接在电荷泵1输出的负压vneg和第一基准电压vref0之间，所述分压电路5输出所述负压vneg和所述第一基准电压vref0的分压作为反馈电压vneg_div。所述分压电路5由第一电阻串组成，图2中所述第一电阻串由多个电阻r1串联而成。

所述第一基准电压vref0由基准电压调节电路输出。图1中，所述基准电压调节电路包括第二运算放大器4，所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压vref0；所述第二运算放大器4的第一输入端连接第二基准电压vref，所述第二运算放大器4的第二输入端连接到所述第一基准电压vref0，所述第一基准电压vref0等于所述第二基准电压vref。

第一运算放大器3，所述反馈电压vneg_div连接到所述第一运算放大器3的第一输入端即图1中所示的正相输入端，所述第一运算放大器3的第二输入端即图1中所示的反相输入端接地vgnd。

所述第一运算放大器3的输出端输出所述反馈电压vneg_div和地vgnd电位的差的放大信号vbias并将该放大信号vbias连接到第一nmos管mn1的栅极，所述第一nmos管mn1的源极接地vgnd，所述第一nmos管mn1对所述放大信号vbias进行放大后在所述第一nmos管mn1的漏极输出时钟控制信号vgnda。

时钟信号clkin通过时钟控制电路2输入到所述电荷泵1的输入端，所述时钟控制信号vgnda输入到所述时钟控制电路2，所述时钟控制信号vgnda调节所述时钟信号clkin输入到所述电荷泵1的幅度，通过对所述时钟信号clkin的幅度的调节来调节所述负压vneg的大小；图2中所述时钟信号clkin经过所述时钟控制电路2转换为幅度调节过的互为反相的时钟信号clk和clkb，其中，时钟信号clk和时钟信号clkin同相。

所述时钟控制信号vgnda还连接到所述电荷泵1，所述电荷泵1的第一输出端输出负压vneg到负载电路(未示出)。所述电荷泵1还包括第二输出端，所述电荷泵1的第二输出端输出半负压vneg_half，所述半负压vneg_half为所述负压vneg的一半。所述电荷泵1的第一输出端和地vgnd之间连接有电阻r2和第三电容c3。所述电荷泵1的第二输出端和地vgnd之间连接有第四电容c4。

第一电容c1连接在所述第一运算放大器3的输出端和所述负压vneg之间，第一电容c1为米勒电容。

第二电容c2连接在所述反馈电压vneg_div和所述负压vneg之间。

负压电荷泵一般应用于非易失性存储器(nvm)中，应用时负载电流变化会比较大，以如下参数为例：所述负载电路的负载电流的最大值为100μa，最小值为1μa，电源电压为1.3v～1.65v，所述第一nmos管mn1的阈值电压为0.5v～0.72v，第一电容至第四电容的值都充分大。现有负压电荷泵的负载电流由于会有较大的变化，会引起电路不稳定，引起不稳定的原因为；

在负压电荷泵在启动之后，到达预设电位，通过控制vvgnda电位，适当的电压变化范围内，可以改变clk/clkb的高电平到低电平的电压振幅，进而达到零纹波地控制vneg电平。

但是，负压电荷泵应用于100μa和1μa两种极限的条件。

保证电荷泵1在100μa的能力，但在所述负载电流只有1μa时，vgnda的电位会被抬高(0.6v左右)，而时钟信号链路即所述时钟控制电路2无法正确传输clk/clkb的低电平，导致booststage级即电荷泵1的电容上的电荷倒灌等异常。

技术实现要素：

本发明所要解决的技术问题是提供一种负压电荷泵，能提高电路稳定性。

为解决上述技术问题，本发明提供的负压电荷泵包括：

分压电路，所述分压电路连接在电荷泵输出的负压和第一基准电压之间，所述分压电路输出所述负压和所述第一基准电压的分压作为反馈电压。

第一运算放大器，所述反馈电压连接到所述第一运算放大器的第一输入端，所述第一运算放大器的第二输入端接地。

所述第一运算放大器的输出端输出所述反馈电压和地电位的差的放大信号并将该放大信号连接到第一nmos管的栅极，所述第一nmos管的源极接地，所述第一nmos管对所述放大信号进行放大后在所述第一nmos管的漏极输出时钟控制信号。

时钟信号通过时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号输入到所述时钟控制电路，所述时钟控制信号调节所述时钟信号输入到所述电荷泵的幅度，通过对所述时钟信号的幅度的调节来调节所述负压的大小。

所述时钟控制信号还连接到所述电荷泵，所述电荷泵的第一输出端输出负压到负载电路。

电流路径连接到所述电荷泵的第一输出端，所述电流路径的电流大小位于所述负载电路的负载电流的最大值和最小值之间，所述电流路径在所述负载电流为大于位于所述最大值和最小值之间的第三值时断开，所述电流路径在所述负载电流为小于等于所述第三值时导通。

由所述分压电路、所述第一运算放大器和所述第一nmos管形成的反馈电路使所述负载电流大于所述第三值时能使所述时钟控制信号降低到能使所述时钟控制电路正确传输所述时钟信号的低电平的值；当所述负载电流小于等于所述第三值时，通过所述电流路径的电流和所述负载电流的并联使所述时钟控制信号降低到能使所述时钟控制电路正确传输所述时钟信号的低电平的值。

进一步的改进是，所述分压电路由第一电阻串组成。

进一步的改进是，所述分压电路由多个mos晶体管串联形成，各所述mos晶体管的漏极和栅极连接在一起，

进一步的改进是，所述第一基准电压由基准电压调节电路输出。

进一步的改进是，所述基准电压调节电路包括第二运算放大器和第二电阻串。

所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压。

所述第二电阻串连接在所述第一基准电压和地之间；所述第二电阻串由第一电阻和可调电阻串联而成。

所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一电阻和所述可调电阻的连接节点，通过调节所述可调电阻的大小调节所述第一基准电压的大小。

进一步的改进是，所述基准电压调节电路包括第二运算放大器，所述第二运算放大器的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压。

所述第二运算放大器的第一输入端连接第二基准电压，所述第二运算放大器的第二输入端连接到所述第一基准电压，所述第一基准电压等于所述第二基准电压。

进一步的改进是，所述时钟控制电路还包括一使能端，该使能端连接使能信号，在使能信号使能时所述时钟控制电路工作。

进一步的改进是，第一电容连接在所述第一运算放大器的输出端和所述负压之间。

进一步的改进是，第二电容连接在所述反馈电压和所述负压之间。

进一步的改进是，所述电荷泵的第一输出端和地之间连接有第三电容。

进一步的改进是，所述电荷泵还包括第二输出端，所述电荷泵的第二输出端输出半负压，所述半负压为所述负压的一半。

进一步的改进是，所述第三值的大小满足单独采用所述第三值的所述负载电流时使所述时钟控制信号不高于0.6v。

进一步的改进是，所述负载电路的负载电流的最大值为100μa，最小值为1μa，电源电压为1.3v～1.65v，所述第一nmos管的阈值电压为0.5v～0.72v；所述第三值为10μa，所述电流路径的电流大小为20μa。

进一步的改进是，所述电流路径由一镜像电路组成，所述镜像电路包括第一pmos管和第二pmos管，所述第一pmos管的源极和所述第二pmos管的源极都接电源电压，所述第一pmos管的栅极、所述第二pmos管的栅极和所述第一pmos管的漏极连接在一起且连接第一电流源，所述第二pmos管的漏极极输出所述电流路径的电流，所述电流路径的电流和所述第一电流源的电流的比值为所述第二pmos管的宽长比和所述第一pmos管的宽长比的比值。

进一步的改进是，所述第二pmos管的源极还连接有开关mos管和第二nmos管，所述开关mos管的栅极连接第二控制信号，所述开关nmos管的源极和漏极串联在所述第二pmos管的漏极和所述第二nmos管的漏极之间，所述第二nmos管的漏极和栅极连接，所述第二nmos管的源极输出所述电流路径的电流。

本发明通过设置一个连接到电荷泵的负压输出端即第一输出端的电流路径，通过电流路径为电荷泵的第一输出端在低负载电流时提供一个电流，从而使得电荷泵的第一输出端的总的输出电流值得到提高，从而能使时钟控制信号降低并降低到能使时钟控制电路正确传输时钟信号的低电平的值，消除了低负载电流时时钟控制信号较高从而无法传输时钟信号的低电平的技术问题，从而能提高电路稳定性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有负压电荷泵的示意图；

图2是本发明实施例负压电荷泵的示意图。

具体实施方式

如图2所示，是本发明实施例负压电荷泵的示意图，本发明实施例负压电荷泵包括：

分压电路5，所述分压电路5连接在电荷泵1输出的负压vneg和第一基准电压vref0之间，所述分压电路5输出所述负压vneg和所述第一基准电压vref0的分压作为反馈电压vneg_div。

图2所示结构中，所述分压电路5由第一电阻串组成，图2中所述第一电阻串由多个电阻r1串联而成。在其它实施例中也能为：所述分压电路5由多个mos晶体管串联形成，各所述mos晶体管的漏极和栅极连接在一起，

所述第一基准电压vref0由基准电压调节电路输出。图2所示结构中，所述基准电压调节电路包括第二运算放大器4，所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压vref0；所述第二运算放大器4的第一输入端连接第二基准电压vref，所述第二运算放大器4的第二输入端连接到所述第一基准电压vref0，所述第一基准电压vref0等于所述第二基准电压vref。在其它实施例中也能为：所述基准电压调节电路包括第二运算放大器4和第二电阻串；所述第二运算放大器4的输出端作为所述基准电压调节电路的输出端并输出所述第一基准电压vref0；所述第二电阻串连接在所述第一基准电压vref0和地vgnd之间；所述第二电阻串由第一电阻和可调电阻串联而成；所述第二运算放大器4的第一输入端连接第二基准电压vref，所述第二运算放大器4的第二输入端连接到所述第一电阻和所述可调电阻的连接节点，通过调节所述可调电阻的大小调节所述第一基准电压vref0的大小。

第一运算放大器3，所述反馈电压vneg_div连接到所述第一运算放大器3的第一输入端即图2中所示的正相输入端，所述第一运算放大器3的第二输入端即图2中所示的反相输入端接地vgnd。

所述第一运算放大器3的输出端输出所述反馈电压vneg_div和地vgnd电位的差的放大信号vbias并将该放大信号vbias连接到第一nmos管mn1的栅极，所述第一nmos管mn1的源极接地vgnd，所述第一nmos管mn1对所述放大信号vbias进行放大后在所述第一nmos管mn1的漏极输出时钟控制信号vgnda。

时钟信号clkin通过时钟控制电路2输入到所述电荷泵1的输入端，所述时钟控制信号vgnda输入到所述时钟控制电路2，所述时钟控制信号vgnda调节所述时钟信号clkin输入到所述电荷泵1的幅度，通过对所述时钟信号clkin的幅度的调节来调节所述负压vneg的大小；图2中所述时钟信号clkin经过所述时钟控制电路2转换为幅度调节过的互为反相的时钟信号clk和clkb，其中，时钟信号clk和时钟信号clkin同相。

所述时钟控制信号vgnda还连接到所述电荷泵1，所述电荷泵1的第一输出端输出负压vneg到负载电路(未示出)。

电流路径6连接到所述电荷泵1的第一输出端，所述电流路径6的电流i2大小位于所述负载电路的负载电流的最大值和最小值之间，所述电流路径6在所述负载电流为大于位于所述最大值和最小值之间的第三值时断开，所述电流路径6在所述负载电流为小于等于所述第三值时导通。

由所述分压电路5、所述第一运算放大器3和所述第一nmos管mn1形成的反馈电路使所述负载电流大于所述第三值时能使所述时钟控制信号vgnda降低到能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值；当所述负载电流小于等于所述第三值时，通过所述电流路径6的电流i2和所述负载电流的并联使所述时钟控制信号vgnda降低到能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值。

所述时钟控制电路2还包括一使能端，该使能端连接使能信号enable，在使能信号enable使能时所述时钟控制电路2工作。

第一电容c1连接在所述第一运算放大器3的输出端和所述负压vneg之间，第一电容c1为米勒电容。

第二电容c2连接在所述反馈电压vneg_div和所述负压vneg之间。

所述电荷泵1的第一输出端和地vgnd之间连接有第三电容c3。所述电荷泵1还包括第二输出端，所述电荷泵1的第二输出端输出半负压vneg_half，所述半负压vneg_half为所述负压vneg的一半。

所述电荷泵1的第二输出端和地vgnd之间连接有第四电容c4。

所述电流路径6由一镜像电路组成，所述镜像电路包括第一pmos管mp1和第二pmos管mp2，所述第一pmos管mp1的源极和所述第二pmos管mp2的源极都接电源电压vpwr，所述第一pmos管mp1的栅极、所述第二pmos管mp2的栅极和所述第一pmos管mp1的漏极连接在一起且连接第一电流源i1，所述第二pmos管mp2的漏极极输出所述电流路径6的电流i2，所述电流路径6的电流i2和所述第一电流源i1的电流的比值为所述第二pmos管mp2的宽长比和所述第一pmos管mp1的宽长比的比值。

所述第二pmos管mp2的源极还连接有开关mos管和第二nmos管mn2，所述开关mos管的栅极连接第二控制信号vprg_ctr，所述开关nmos管的源极和漏极串联在所述第二pmos管mp2的漏极和所述第二nmos管mn2的漏极之间，所述第二nmos管mn2的漏极和栅极连接，所述第二nmos管mn2的源极输出所述电流路径6的电流i2。图2中，所述开关mos管选用第三pmos管mp3，当所述第二控制信号vprg_ctr为高电平时，第三pmos管mp3会关闭；当所述第二控制信号vprg_ctr为低电平时，第三pmos管mp3会导通。

以一个具体应用为例：如在nvm的电路应用中存在不同的模式，如读、写即编程和擦除。其中编程模式会对所有行进行，这时所述负压vneg的负载为大负载，此时负载电流能取最大值如100μa。而擦除模式中仅会对单行进行，这时所述负压vneg的负载为小负载，此时负载电流能取最小值如1μa。由此可知，nvm的不同工作模式下所述负压vneg的负载的变化很大。现有技术中，所述负压电荷泵通常是根据一种负载能力进行设计，如：使所述负压电荷泵的负载能力满足100μa的工作条件；由于负载会有较大的变化，当负载切换到负载电流为1μa时，则负压电荷泵不能正确的输出。本发明实施例则和现有技术不同，本发明实施例中增加了电流路径6，电流路径6会在负载电流较小时导通，从而使所述负压电荷泵输出的总负载电流增加，即此时的总负载电流会并联上电流路径6的电流。并联电流路径6的电流后，能使所述时钟控制信号vgnda降低，并能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值，从而能使负压电荷泵能正确的输出。

在nvm的应用中，电流路径6的导通与否根据设计的第三值进行切换，第三值能取100μa至1μa中的任意一个值，较佳为，所述第三值的大小满足单独采用所述第三值的所述负载电流时使所述时钟控制信号不高于0.6v，第三值的大小能够在保证能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值的条件下越小越好，因为第三值越小时可以少引入电流路径6的电流，从而减少功耗。例如，所述第三值取10μa。较佳为电源电压vpwr为1.3v～1.65v，所述第一nmos管mn1的阈值电压为0.5v～0.72v。所述电流路径6的电流i2大小为20μa，20μa是一个典型值，可以根据实际情形进行改变。所述电流路径6中可以将所述第一电流源i1的电流大小设置为1μa，将所述第二pmos管mp2的宽长比和所述第一pmos管mp1的宽长比的比值设置为20：1。

以所述负载电路的负载电流为两个极端值为例，当负载电流为100μa，由于此负载电流足够大，故不需要引入20μa的电流i2，此时，能使所述时钟控制信号vgnda降低，并能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值。当所述负载电路的负载电流为1μa，此时需要引入电流i2，两个电流叠加后为21μa，21μa也足以使所述时钟控制信号vgnda降低，并能使所述时钟控制电路2正确传输所述时钟信号clkin的低电平的值。而现有技术中当所述负载电路的负载电流为1μa，所述时钟控制信号vgnda会升高到0.6v左右，从而使所述时钟控制电路2无法正确传输clk/clkb的低电平，导致电荷泵1的电容上的电荷倒灌等异常。所以本发明实施例能防止在低负载电流时产生电荷泵1的电容上的电荷倒灌等异常。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。