带保护控制功能的DC/DC变换电路的制作方法

本发明涉及电子技术、功率转换技术等领域，具体的说，是带保护控制功能的dc/dc变换电路。

背景技术：

功率是指物体在单位时间内所做的功的多少，即功率是描述做功快慢的物理量。功的数量一定，时间越短，功率值就越大。求功率的公式为功率＝功/时间。功率表征作功快慢程度的物理量。单位时间内所作的功称为功率，用p表示。故功率等于作用力与物体受力点速度的标量积。功率变换器是一种可以将某种电流转换为其他类型电流的电子设备。

技术实现要素：

本发明的目的在于提供带保护控制功能的dc/dc变换电路，用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点。

本发明通过下述技术方案实现：带保护控制功能的dc/dc变换电路，设置有低压整流滤波电路、全桥开关变换器、pi调节电路、控制系统及输出电路，所述低压整流滤波电路分别连接pi调节电路和全桥开关变换器，控制系统连接全桥开关变换器，全桥开关变换器连接输出电路；在控制系统内设置有欠压锁定电路、电流比较器电路及控制模块，所述控制模块分别与欠压锁定电路、电流比较器电路及全桥开关变换器相连接。

进一步的为更好地实现本发明，特别采用下述设置结构：所述控制模块内设置有集成芯片ui、输出延迟控制电路及振荡电路，所述欠压锁定电路、误差放大器电路、电流比较器电路皆与集成芯片ui相连接，集成芯片ui与输出延迟电路、振荡电路及全桥开关变换器相连接；所述输出延迟控制电路包括电位器w2、电位器w3、电容c21和电容c22，电位器w2和电容c21并联，且集成芯片ui的seta-b脚通过相互并联的电位器w2和电容c21接地；电位器w3和电容c22并联，且集成芯片ui的setc-d脚通过相互并联的电位器w3和电容c22接地；所述振荡电路包括电位器w1、电容c19及电容c20，集成芯片ui的rt脚通过相互并联的电位器w1和电容c19接地，且集成芯片ui的ct脚通过电容c20接地，集成芯片ui的ct脚和ramp脚共接；集成芯片ui的outa脚、outb脚、outc脚、outd脚皆与全桥开关变换器相连接。

进一步的为更好地实现本发明，特别采用下述设置结构：所述全桥开关变换器包括第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂，第一超前桥臂连接第二超前桥臂，第二超前桥臂连接第二之后桥臂，第二之后桥臂连接第一之后桥臂，第一滞后桥臂连接第一超前桥臂，集成芯片ui的outa脚、outb脚、outc脚、outd脚分别与第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂相连接。集成芯片ui的outa脚连接第一超前桥臂，集成芯片ui的outb脚连接第一滞后桥臂，集成芯片ui的outc脚连接第二超前桥臂，集成芯片ui的outd脚连接第二滞后桥臂。

进一步的为更好地实现本发明，特别采用下述设置结构：在所述第一超前桥臂内设置有开关管s1，在开关管s1的源极和漏极之间并联有电容c1，且开关管s1的栅极连接集成芯片ui的outa脚；在所述第二超前桥臂内设置有开关管s3，在开关管s3的源极和漏极之间并联有电容c3，且开关管s3的栅极连接集成芯片ui的outc脚；在所述第二滞后桥臂内设置有开关管s4，在开关管s4的源极和漏极之间并联有电容c4，且开关管s4的栅极连接集成芯片ui的outd脚；在所述第一滞后桥臂内设置有开关管s2，在开关管s2的源极和漏极之间并联有电容c2，且开关管s2的栅极连接集成芯片ui的outb脚；所述开关管s1的漏极和开关管s2的漏极相连接且连接在低压整流滤波电路上，所述开关管s3的源极和开关管s4的源极相连接且连接在低压整流滤波电路上，开关管s1的源极与开关管s3的漏极共接且连接在输出电路上，开关管s2的源极和开关管s4的漏极共接且连接在输出电路上。优选的，所述开关管s1、开关管s1、开关管s3及开关管s4皆采用ixfk150n15

进一步的为更好地实现本发明，特别采用下述设置结构：所述低压整流滤波电路包括共模电感l1，相互并联的电容c5和电容c6，共模电感l1的输入侧通过电流互感器连接pi调节电路，并联后的电容c5和电容c6的一端连接开关管s1的漏极和开关管s2的漏极，并联后的电容c5和电容c6的另一端连接开关管s3的源极和开关管s4的源极。

进一步的为更好地实现本发明，特别采用下述设置结构：所述欠压锁定电路包括电容c10、电容c11、电容c12、电容c9及电容c13，电容c10、电容c11、电容c12相互并联且连接在+12v电源与地之间，集成芯片ui的vref脚通过电容c9接地，+12v电源与集成芯片ui的uvsel脚相连接，+12v电源通过电容c13连接集成芯片ui的pwrgnd脚且接地。所述集成芯片ui的uvsel脚、vc脚及vin脚亦可共接。

进一步的为更好地实现本发明，特别采用下述设置结构：在所述pi调节电路内设置有运放芯片u1、电阻r1、电阻r2、运放芯片u2、第一rc串联电路、第二rc串联电路及电阻r10，所述运放芯片u1的输出端通过电阻r1与运放芯片u2的反相输入端相连接，且电阻r2亦连接在运放芯片u2的反相输入端上，运放芯片u1的反相输入端和输出端相连接；运放芯片u2的同相输入端接地，运放芯片u2的反相输入端与输出端之间连接第一rc串联电路，运放芯片u2的输出端通过电阻r10连接集成芯片ui的端，且集成芯片ui的端通过第二rc串联电路连接集成芯片ui的comp脚；所述第一rc串联电路包括相互串联的电阻r7和电容c14，且电容c14的非共接端连接运放芯片u2的输出端，电阻r7的非共接端连接运放芯片u2的反相输入端；所述第二rc串联电路包括相互串联的电阻r11和电容c16，且电容c16的非共接端连接集成芯片ui的comp脚；在运放芯片u2的输出端上还连接有供电电路，且供电电路包括相互串联的电阻r9和电容c15，电阻r9和电容c15的共接端连接运放芯片u2的输出电路，且电阻r9的非共接端连接电源vcc，电容c15的非共接端接地。

进一步的为更好地实现本发明，特别采用下述设置结构：所述电流比较器电路内设置有第一比较电路、第二比较电路、电阻r8、电容c17、电阻r12及电容c18，第一比较电路和第二比较电路皆通过电阻r8连接集成芯片ui的cs脚，电容c17和电阻r12并联在集成芯片ui的cs脚和gnd脚之间，集成芯片ui的ss脚通过电容c18连接集成芯片ui的gnd脚且接地；所述第一比较电路包括运放芯片u3、电阻r4、运放芯片u4、电阻r3及二极管d9，所述第二比较电路包括运放芯片u5、电阻r5、运放芯片u6、电阻r6及二极管d10，运放芯片u3的输出端通过电阻r4连接运放芯片u4的反相输入端，运放芯片u3的反相输入端和输出端共接，电阻r3并联在运放芯片u4的反相输入端和输出端之间，运放芯片u4的输出端通过二极管d9连接电阻r8的输入侧；运放芯片u5的输出端通过电阻r5与运放芯片u6的反相输入端相连接，运放芯片u5的反相输入端和输出端共接，电阻r6并联在运放芯片u6的反相输入端和输出端之间，运放芯片u6的输出端通过二极管d10连接电阻r8的输入侧。优选的，运放芯片u1、运放芯片u2、运放芯片u3、运放芯片u4、运放芯片u5、运放芯片u6采用两片四运放芯片构建，进一步的四运放芯片采用lm324。

进一步的为更好地实现本发明，特别采用下述设置结构：所述输出电路包括变压器t、电容c7、二极管d5、二极管d6、二极管d7、二极管d8、二极管d11、二极管d12、二极管d13、二极管d14、电容c8、电容c9、电感l2及dc/dc变换器，变压器t初级端的第一端连接开关管s2的源极，变压器t初级端的第二端通过电容c7连接开关管s1的源极；二极管d5、二极管d7、二极管d13及二极管d11顺次连接，二极管d6、二极管d8、二极管d14及二极管d12顺次连接，二极管d5的非共接端连接二极管d6的非共接端，二极管d11的非共接端连接二极管d12的非共接端，二极管d5与二极管d7相连接端连接变压器t的第一次级端的第一端，变压器t第一次级端的第二端连接二极管d6与二极管d8相连接的端；二极管d13与二极管d11相连接端连接变压器t的第二次级端的第一端，变压器t第二次级端的第二端连接二极管d14与二极管d12相连接的端；电容c8、电感l2和电容c9顺次连接构成π型lc滤波器，且二极管d5与二极管d6相连接端与电容c8和电感l2相连接端相互连接，二极管d11与二极管d12相连接端与电容c8和电容c9相连接端相互连接，且电容c9作为π型lc滤波器的输出端与dc/dc变换器相连接。优选的所述二极管d5、二极管d6、二极管d7、二极管d8、二极管d11、二极管d12、二极管d13、二极管d14采用快速恢复二极管dse130-12，所述电容c7作为隔直电容优选采用470μf电容，共模电感l1优选采用3mh电感。

进一步的为更好地实现本发明，特别采用下述设置结构：所述集成芯片ui采用pwm控制器uc3879。

本发明与现有技术相比，具有以下优点及有益效果：

本发明用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点。

本发明具有开关频率恒定，可以为待控制电路的开关管实现零电压开关，从而达到减小开关损耗提高开关频率的效果。

本发明能够实现欠压锁定、过流保护功能。

本发明利用高频变压器的原边漏感、功率mosfet并联外接的电容实现零电压开关,该方案简单、高效、易实现。

本发明具有性能优良、效率高、功率密度大等特点。

本发明开关管实现了零电压开关,减少了器件的开关损耗，且效率达到了93％,同时整个电路的功率密度也得到增加。

附图说明

图1为本发明电路图。

图2为本发明所述控制系统电路图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1：

带保护控制功能的dc/dc变换电路，用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点，如图1、图2所示，特别采用下述设置结构：设置有低压整流滤波电路、全桥开关变换器、pi调节电路、控制系统及输出电路，所述低压整流滤波电路分别连接pi调节电路和全桥开关变换器，控制系统连接全桥开关变换器，全桥开关变换器连接输出电路；在控制系统内设置有欠压锁定电路、电流比较器电路及控制模块，所述控制模块分别与欠压锁定电路、电流比较器电路及全桥开关变换器相连接。

实施例2：

本实施例是在上述实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述控制模块内设置有集成芯片ui、输出延迟控制电路及振荡电路，所述欠压锁定电路、误差放大器电路、电流比较器电路皆与集成芯片ui相连接，集成芯片ui与输出延迟电路、振荡电路及全桥开关变换器相连接；所述输出延迟控制电路包括电位器w2、电位器w3、电容c21和电容c22，电位器w2和电容c21并联，且集成芯片ui的seta-b脚通过相互并联的电位器w2和电容c21接地；电位器w3和电容c22并联，且集成芯片ui的setc-d脚通过相互并联的电位器w3和电容c22接地；所述振荡电路包括电位器w1、电容c19及电容c20，集成芯片ui的rt脚通过相互并联的电位器w1和电容c19接地，且集成芯片ui的ct脚通过电容c20接地，集成芯片ui的ct脚和ramp脚共接；集成芯片ui的outa脚、outb脚、outc脚、outd脚皆与全桥开关变换器相连接。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述全桥开关变换器包括第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂，第一超前桥臂连接第二超前桥臂，第二超前桥臂连接第二之后桥臂，第二之后桥臂连接第一之后桥臂，第一滞后桥臂连接第一超前桥臂，集成芯片ui的outa脚、outb脚、outc脚、outd脚分别与第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂相连接。集成芯片ui的outa脚连接第一超前桥臂，集成芯片ui的outb脚连接第一滞后桥臂，集成芯片ui的outc脚连接第二超前桥臂，集成芯片ui的outd脚连接第二滞后桥臂。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：在所述第一超前桥臂内设置有开关管s1，在开关管s1的源极和漏极之间并联有电容c1，且开关管s1的栅极连接集成芯片ui的outa脚；在所述第二超前桥臂内设置有开关管s3，在开关管s3的源极和漏极之间并联有电容c3，且开关管s3的栅极连接集成芯片ui的outc脚；在所述第二滞后桥臂内设置有开关管s4，在开关管s4的源极和漏极之间并联有电容c4，且开关管s4的栅极连接集成芯片ui的outd脚；在所述第一滞后桥臂内设置有开关管s2，在开关管s2的源极和漏极之间并联有电容c2，且开关管s2的栅极连接集成芯片ui的outb脚；所述开关管s1的漏极和开关管s2的漏极相连接且连接在低压整流滤波电路上，所述开关管s3的源极和开关管s4的源极相连接且连接在低压整流滤波电路上，开关管s1的源极与开关管s3的漏极共接且连接在输出电路上，开关管s2的源极和开关管s4的漏极共接且连接在输出电路上。优选的，所述开关管s1、开关管s1、开关管s3及开关管s4皆采用ixfk150n15

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述低压整流滤波电路包括共模电感l1，相互并联的电容c5和电容c6，共模电感l1的输入侧通过电流互感器连接pi调节电路，并联后的电容c5和电容c6的一端连接开关管s1的漏极和开关管s2的漏极，并联后的电容c5和电容c6的另一端连接开关管s3的源极和开关管s4的源极。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述欠压锁定电路包括电容c10、电容c11、电容c12、电容c9及电容c13，电容c10、电容c11、电容c12相互并联且连接在+12v电源与地之间，集成芯片ui的vref脚通过电容c9接地，+12v电源与集成芯片ui的uvsel脚相连接，+12v电源通过电容c13连接集成芯片ui的pwrgnd脚且接地。所述集成芯片ui的uvsel脚、vc脚及vin脚亦可共接。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：在所述pi调节电路内设置有运放芯片u1、电阻r1、电阻r2、运放芯片u2、第一rc串联电路、第二rc串联电路及电阻r10，所述运放芯片u1的输出端通过电阻r1与运放芯片u2的反相输入端相连接，且电阻r2亦连接在运放芯片u2的反相输入端上，运放芯片u1的反相输入端和输出端相连接；运放芯片u2的同相输入端接地，运放芯片u2的反相输入端与输出端之间连接第一rc串联电路，运放芯片u2的输出端通过电阻r10连接集成芯片ui的端，且集成芯片ui的端通过第二rc串联电路连接集成芯片ui的comp脚；所述第一rc串联电路包括相互串联的电阻r7和电容c14，且电容c14的非共接端连接运放芯片u2的输出端，电阻r7的非共接端连接运放芯片u2的反相输入端；所述第二rc串联电路包括相互串联的电阻r11和电容c16，且电容c16的非共接端连接集成芯片ui的comp脚；在运放芯片u2的输出端上还连接有供电电路，且供电电路包括相互串联的电阻r9和电容c15，电阻r9和电容c15的共接端连接运放芯片u2的输出电路，且电阻r9的非共接端连接电源vcc(优选采用+12v)，电容c15的非共接端接地。

实施例8：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述电流比较器电路内设置有第一比较电路、第二比较电路、电阻r8、电容c17、电阻r12及电容c18，第一比较电路和第二比较电路皆通过电阻r8连接集成芯片ui的cs脚，电容c17和电阻r12并联在集成芯片ui的cs脚和gnd脚之间，集成芯片ui的ss脚通过电容c18连接集成芯片ui的gnd脚且接地；所述第一比较电路包括运放芯片u3、电阻r4、运放芯片u4、电阻r3及二极管d9，所述第二比较电路包括运放芯片u5、电阻r5、运放芯片u6、电阻r6及二极管d10，运放芯片u3的输出端通过电阻r4连接运放芯片u4的反相输入端，运放芯片u3的反相输入端和输出端共接，电阻r3并联在运放芯片u4的反相输入端和输出端之间，运放芯片u4的输出端通过二极管d9连接电阻r8的输入侧；运放芯片u5的输出端通过电阻r5与运放芯片u6的反相输入端相连接，运放芯片u5的反相输入端和输出端共接，电阻r6并联在运放芯片u6的反相输入端和输出端之间，运放芯片u6的输出端通过二极管d10连接电阻r8的输入侧。优选的，运放芯片u1、运放芯片u2、运放芯片u3、运放芯片u4、运放芯片u5、运放芯片u6采用两片四运放芯片构建，进一步的四运放芯片采用lm324。

在设置时，优选的，运放芯片u3的同相输入端接入实测的电压值，运放芯片u5的反相输入端接入实测的电流值，在运放芯片u4的同相输入端接入基准电压值，在运放芯片u6的同相输入端接入基准电流值，实测值和基准值在两块运放芯片(u4、u6)内进行比较，二极管d9和二极管d10的负极与电阻r8连接。

实施例9：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述输出电路包括变压器t、电容c7、二极管d5、二极管d6、二极管d7、二极管d8、二极管d11、二极管d12、二极管d13、二极管d14、电容c8、电容c9、电感l2及dc/dc变换器，变压器t初级端的第一端连接开关管s2的源极，变压器t初级端的第二端通过电容c7连接开关管s1的源极；二极管d5、二极管d7、二极管d13及二极管d11顺次连接，二极管d6、二极管d8、二极管d14及二极管d12顺次连接，二极管d5的非共接端连接二极管d6的非共接端，二极管d11的非共接端连接二极管d12的非共接端，二极管d5与二极管d7相连接端连接变压器t的第一次级端的第一端，变压器t第一次级端的第二端连接二极管d6与二极管d8相连接的端；二极管d13与二极管d11相连接端连接变压器t的第二次级端的第一端，变压器t第二次级端的第二端连接二极管d14与二极管d12相连接的端；电容c8、电感l2和电容c9顺次连接构成π型lc滤波器，且二极管d5与二极管d6相连接端与电容c8和电感l2相连接端相互连接，二极管d11与二极管d12相连接端与电容c8和电容c9相连接端相互连接，且电容c9作为π型lc滤波器的输出端与dc/dc变换器相连接。优选的所述二极管d5、二极管d6、二极管d7、二极管d8、二极管d11、二极管d12、二极管d13、二极管d14采用快速恢复二极管dse130-12，所述电容c7作为隔直电容优选采用470μf电容，共模电感l1优选采用3mh电感。

实施例10：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述集成芯片ui采用pwm控制器uc3879。

本发明的具体原理为：

功率开关管(开关管)s1～s4及内部集成的二极管(d1-d4)组成全桥开关变换器,s1及s3组成超前桥臂,s2及s4组成滞后桥臂,s1～s4在寄生电容、外接电容c1～c4和变压器(t)漏感的作用频率谐振,实现零电压开关。电容c7为隔直电容,可有效地防止高频变压器(变压器t)的直流偏磁。低压直流侧滤波电容为c5、c6，l1为共模电感。

实时检测的输入侧电流值同指令电流值在pi调节电路内比较,得到的误差信号由控制系统实时生成全桥开关变换器的触发脉冲；在具体应用时，控制系统实行恒流控制。

本发明的控制系统采用移相控制方式实现零电压开关。在设计时，每个桥臂的两个开关管成180°互补导通(同一桥臂两开关管有一死区时间),两个桥臂的触发角相差一个相位,即移相角,通过调节移相角可以调节输出电压。开关管关断时变压器t的原边电流给关断开关管的并联电容充电,同时,同一桥臂即将开通的开关管的并联电容放电；当关断开关管的并联电容电压充电到输入直流电压时,即将开通的开关管集成的反并联二极管自然导通,这时该开关管实现零电压开通。开关管关断时,由于并联电容的存在该开关管实现零申压关断。

在设计时，控制系统的主控芯片(ui)采用移相控制器uc3879是uc3875的改进型,该集成电路提供了全部必要的控制、解码、保护及驱动功能,可独立编程控制时间的延迟,在每只输出级开关管导通前提供死区时间,为每个谐振开关区间里实现zvs留有余地,总的输出开关频率可达300khz,保护功能包含欠压锁定、过流保护,它适用于电压型控制或峰值电流型控制。欠压锁定电平根据uvsel端状态选定,优选的设置有两个预定义的阈值：若uvsel端浮动,则芯片ui在电源电压超过15.25v启动；若uvsel端接vin端,则在10.75v时启动。端为误差放大器反向输入端,该端同comp端之间接r、c补偿元件(电阻r11和电容c16)。cs端是电流比较器的同相输入端,其反相端在芯片的内部优选设置成2.0v和2.5v；当该输入脚超过2.0v时,误差放大器输出电压将超过ramp端的电压,移相角将限制在一个基本的值上,当该输入脚超过2.5v时,输出端关断。如果该输入脚超过2.5v的直流电压,输出端无效并且保持低电平,故使用该脚作为电压、电流保护的输入端。ui输出控制信号至开关管的栅极上。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。