本发明属于电力电子技术领域，特别是涉及一种BUCK变换器及其输入输出控制电路。
背景技术：
Buck变换器也称降压式变换器，是一种输出电压小于输入电压的单管不隔离直流变换器。目前，基于自适应导通时间(ACOT)控制架构的BUCK变换器，作为迟滞控制架构的扩展，具备系统结构简单，可以实现快速线性响应和负载响应，且基本只适用于高输入电压低输出电压的应用，鲜少看到有应用于宽范围输入输出的情况。而对于宽范围的输入输出应用，较多的都是采用传统固定频率的电压模式控制，但是环路结构较复杂，环路稳定性补偿也较复杂，瞬态响应较慢。
缺少100％占空比控制会使得基于ACOT架构的BUCK变换器无法最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节。固定设定的最小导通时间，也难于匹配电感谷值限流比较器的响应延迟。若设定最小导通时间(Min-off-time)过大，则影响瞬态响应；若设定最小导通时间(Min-off-time)过小，则影响BUCK变换器在负载发送短路时的谷值限流。另外只设计谷值电感限流控制，则无法满足BUCK变换器应用于100％占空比时对电感电流过载或短路的控制，尤其是在负载发送从轻载到重载发送大跳变时。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BUCK变换器及其输入输出控制电路，用于解决现有技术中BUCK变换器无法有效最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节的问题。
为实现上述目的及其他相关目的，本发明提供一种BUCK变换器的输入输出控制电路，所述BUCK变换器包括：包含导通时间比较器的自适应导通时间产生电路，脉宽调制比较器，RS触发器，闭环控制逻辑电路，功率开关驱动电路以及包括PMOS功率开关和NMOS功率开关的功率级输出电路；所述BUCK变换器的输入输出控制电路包括：占空比逻辑控制电路和电感峰谷值逻辑控制电路；所述占空比逻辑控制电路包括：第一输入端，与所述脉宽调制比较器的输出端相连；第二输入端，与所述电感峰谷值逻辑控制电路的输出端相连；第三输入端，与所述导通时间比较器的输出端相连；逻辑门电路，包括连接在所述第二输入端的第一非门，将所述第一非门输出与所述脉宽调制比较器的输出进行逻辑与运算的第一与门，与第一输入端连接的第二非门，将所述第二非门与所述导通时间比较器的输出进行逻辑与运算的第二与门以及将所述第二与门与所述电感峰谷值逻辑控制电路的输出进行逻辑或运算的第一或门；其中，所述第一与门与所述RS触发器的S端相连，所述第一或门与所述RS触发器的R端相连。
于本发明的一实施例中，所述电感峰谷值逻辑控制电路包括：电感峰值检测逻辑电路，电感谷值检测逻辑电路和分别将所述电感峰值检测逻辑电路的输出和所述电感谷值检测逻辑电路的输出进行逻辑或运算的第二或门；所述第二或门的输出端即为所述电感峰谷值逻辑控制电路的输出端。
于本发明的一实施例中，在所述PMOS功率开关导通和所述NMOS功率开关关断期间，所述电感峰值检测逻辑电路对电感电流进行检测；在所述NMOS功率开关导通和所述PMOS功率开关关断期间，所述电感谷值检测逻辑电路对电感电流进行检测。
于本发明的一实施例中，所述电感峰值检测逻辑电路包括峰值限流比较器和峰值逻辑电路；所述电感谷值检测逻辑电路包括谷值限流比较器和谷值逻辑电路。
于本发明的一实施例中，所述NMOS功率开关导通开始到所述谷值限流比较器输出从逻辑高翻转到逻辑低期间，所述谷值逻辑电路强制所述谷值限流比较器输出的输出为高电平。
于本发明的一实施例中，在电感电流降低到限流值以下时，控制所述谷值限流比较器的输出为低电平。
于本发明的一实施例中，所述RS触发器由两个或非门输入端、输出端交叉连接组成。
本发明的实施例还提供一种BUCK变换器，所述BUCK变换器包括如上所述的BUCK变换器的输入输出控制电路。
于本发明的一实施例中，所述自适应导通时间产生电路包括：依次连接在所述导通时间比较器同相输入端的受控电流源，定时电容和定时开关；所述导通时间比较器的反向输入端连接输出电压端。
于本发明的一实施例中，所述脉宽调制比较器的同相输入端连接误差放大器，反向输入端连接一输出电压采样和同步斜坡产生电路。
如上所述，本发明的BUCK变换器及其输入输出控制电路，具有以下有益效果：
本发明中的BUCK变换器始终可以保持ACOT架构所具有的快速瞬态响应，并且在负载发送短路异常时，BUCK变换器也能够将电感电流稳定限制在峰值和谷值之间，达到宽范围输入输出的目的，而且可以最大限度的提升BUCK变换器的瞬态响应性能和安全可靠性，扩展实际应用范围。
附图说明
图1显示为本发明的BUCK变换器的整体电路原理结构示意图。
图2显示为本发明的BUCK变换器的输入输出控制电路的电路示意图。
图3显示为本发明的BUCK变换器的占空比逻辑控制电路的控制逻辑示意图。
图4显示为本发明的BUCK变换器的发生负载跳变的控制示意图。
图5显示为本发明的BUCK变换器的电感峰谷值逻辑控制电路的控制逻辑示意图。
图6显示为本发明的BUCK变换器中逐周期包含谷值限流信息的控制最小导通时间控制时序图。
图7显示为本发明的BUCK变换器中自适应导通时间产生电路的控制电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
请参阅图1至图7，需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例的目的在于提供一种BUCK变换器及其输入输出控制电路，用于解决现有技术中BUCK变换器无法有效最大限度的扩展到宽范围输入输出的应用，且无法最大限度的对负载从轻载跳变到重载时对输出电压进行快速调节的问题。以下将详细阐述本发明的BUCK变换器及其输入输出控制电路的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的BUCK变换器及其输入输出控制电路。
本实施例的BUCK变换器及其输入输出控制电路基于传统的ACOT控制的BUCK变换器整体电路，引入100％占空比控制和包含谷值限流比较逻辑的最小导通时间(Min-off-time)控制，以及峰值电感电流限流和谷值电感电流限流并存，可以使BUCK变换器适应宽范围输入输出的应用需求。以下对本实施例的BUCK变换器及其输入输出控制电路进行具体说明。
本实施例提供一种BUCK变换器，如图1所示，所述BUCK变换器1包括：包含导通时间比较器A1(逐周期比较锁频误差Vferr和定时电压Vct)的自适应导通时间产生电路11，脉宽调制比较器A2(逐周期比较误差电压Vea和同步斜坡Vramp)，RS触发器12(RS触发器12的输出逻辑Duty闭环控制BUCK变换器1的功率开关工作，Duty为逻辑高时，功率power PMOS导通，功率power NMOS关闭；Duty逻辑为低时，功率power PMOS关闭，功率power NMOS导通。Duty逻辑在周期内为逻辑高的时间占比即为BUCK变换器1的占空比)，闭环控制逻辑电路13和功率开关驱动电路14(闭环控制逻辑电路13和功率开关驱动电路14控制BUCK变换器1的闭环控制和功率开关的工作状态、以及产生两相非交叠的功率power PMOS的驱动电压GH和功率power NMOS的驱动电压GL)，包括PMOS功率开关(图1中所示的PMOS)和NMOS功率开关的功率级输出电路。功率级输出电路主要包括，PMOS功率开关(图1中所示的PMOS)、NMOS功率开关(图1中所示的NMOS)、滤波电感L、滤波电容C、以及输出负载，功率级输出电路承担BUCK变换器1功率和能量输出。
其中，所述自适应导通时间产生电路11包括：依次连接在所述导通时间比较器A1同相输入端的受控电流源A0(产生与Vin成正比的电流gm*Vin)，定时电容Ct和定时开关Q；所述导通时间比较器A1的反向输入端连接输出电压端。所述脉宽调制比较器A2的同相输入端连接误差放大器A3(通过实时检测输出反馈参考Vref和输出反馈信号Vfb，得到放大后的误差电压Vea，作为环路脉宽调制依据)，反向输入端连接一输出电压采样和同步斜坡产生电路15(用于产生ACOT控制模式所需的输出电压反馈信号Vfb和与电感电流同步的斜坡信号Vramp)。
于本实施例中，所述BUCK变换器1还包括输入输出控制电路10，如图1和图2所示，所述输入输出控制电路10包括：占空比逻辑控制电路110和电感峰谷值逻辑控制电路120。
于本实施例中，如图3所示，所述RS触发器12由两个或非门输入端、输出端交叉连接组成。本实施例所用到的100％占空比和Min-off-time控制逻辑如图3所示，RS触发器12的输出逻辑Q即为DUTY CYCLE，用于控制功率开关的导通关断。在PWM模式运行时，DUTY CYCLE＝H(高电平)，PMOS功率开关(图1中所示的PMOS)导通和NMOS功率开关(图1中所示的NMOS)关断；DUTY CYCLE＝L(低电平)，NMOS功率开关(图1中所示的NMOS)导通和PMOS功率开关(图1中所示的PMOS)关断。
具体地，于本实施例中，如图3所示，所述占空比逻辑控制电路110包括：第一输入端(图3中所示的Vset端)，与所述脉宽调制比较器A2的输出端相连；第二输入端(图3中所示的OCP端)，与所述电感峰谷值逻辑控制电路120的输出端相连；第三输入端(图3中所示的Vrset端)，与所述导通时间比较器A1的输出端相连；逻辑门电路111，包括连接在所述第二输入端(图3中所示的OCP端)的第一非门111a，将所述第一非门111a输出与所述脉宽调制比较器A2的输出进行逻辑与运算的第一与门111b，与第一输入端(图3中所示的Vset端)连接的第二非门111c，将所述第二非门111c与所述导通时间比较器A1的输出进行逻辑与运算的第二与门111d以及将所述第二与门111d与所述电感峰谷值逻辑控制电路120的输出进行逻辑或运算的第一或门111e；其中，所述第一与门111b与所述RS触发器12的S端相连，所述第一或门111e与所述RS触发器12的R端相连。
所述占空比逻辑控制电路110将脉宽调制比较器A2的输出逻辑Vset的反信号和导通时间比较器A1的输出逻辑Vrset做逻辑与。当输出电压Vout与输入电压Vin逐渐接近的过程中，脉宽调制比较器A2的输出逻辑Vset将逐步进入100％占空比的维持逻辑高，屏蔽了导通时间比较器A1输出对RS触发器12R的控制，使得BUCK变换器1逐步进入100％占空比运行。所述占空比逻辑控制电路110不仅可以使BUCK变换器1在稳态时自动进入100％占空比运行，使输入Vin与输出Vout直通，也有利于加快负载响应。BUCK变换器1发生负载跳变示意如图4所示，当BUCK变换器1在发生负载上跳变时，输出电压Vout下降导致误差放大器A3的输出Vea升高。此时同步斜坡信号Vramp将比稳态时更晚的上升超过Vea，期间脉宽调制比较器A2的输出Vset便一直维持逻辑高，BUCK变换器1进入100％占空比运行，最大限度的减小输出电压的抖动，提高了瞬态响应性能。
为了适应宽范围的输入输出的运行，需要设计电感峰值限流和电感谷值限流并存，并且也是逐周期的监测电感电流。本实施例用到的限流控制如图5所示。
于本实施例中，所述电感峰谷值逻辑控制电路120包括：电感峰值检测逻辑电路121，电感谷值检测逻辑电路122和分别将所述电感峰值检测逻辑电路121的输出和所述电感谷值检测逻辑电路122的输出进行逻辑或运算的第二或门123。
于本实施例中，所述电感峰值检测逻辑电路121包括峰值限流比较器CMP1和峰值逻辑电路121a；所述电感谷值检测逻辑电路122包括谷值限流比较器CMP2和谷值逻辑电路122a。
具体地，在所述PMOS功率开关(图1中所示的PMOS)导通和所述NMOS功率开关(图1中所示的NMOS)关断期间，所述电感峰值检测逻辑电路121对电感电流进行检测；在所述NMOS功率开关(图1中所示的NMOS)导通和所述PMOS功率开关(图1中所示的PMOS)关断期间，所述电感谷值检测逻辑电路122对电感电流进行检测。
所述第二或门123的输出端即为所述电感峰谷值逻辑控制电路120的输出端。限流逻辑输出OCP为峰值限流逻辑POCP和谷值限流逻辑VOCP的逻辑或。只要监测到电感短路或过载，OCP将被置为逻辑高，强制设定RS触发器12的输入S为逻辑低，R为逻辑高，关闭PMOS功率开关(图1中所示的PMOS)，导通NMOS功率开关(图1中所示的NMOS)，使得电感电流下降。最终电感电流将被控制在峰值限流和谷值限流之间。
于本实施例中，所述NMOS功率开关(图1中所示的NMOS)导通开始到所述谷值限流比较器CMP2输出从逻辑高翻转到逻辑低期间，所述谷值逻辑电路122a强制所述谷值限流比较器CMP2输出的输出为高电平。在电感电流降低到限流值以下时，控制所述谷值限流比较器CMP2的输出为低电平。
具体地，本实施例用到的逐周期的最小导通时间(Min-off-time)控制时序如图6所示。通过DUTY CYCLE和NMOS功率开关(图1中所示的NMOS)栅极电压GD_L将逐周期检测的谷值限流比较器CMP2的输出VCMP在DUTY CYCLE＝H(PMOS功率开关(图1中所示的PMOS)导通和NMOS功率开关(图1中所示的NMOS)关断)期间，强制预设为逻辑高(在正常谷值限流检测时，逻辑高表明电感电流超过了谷值限流)。而在DUTY CYCLE＝L(NMOS功率开关(图1中所示的NMOS)导通和PMOS功率开关(图1中所示的PMOS)关断)之后，才释放对谷值限流比较器CMP2输出VCMP的强制控制，使其开始正常的谷值限流判断。基本的逐周期谷值限流检测时序如图6所示，从DUTY CYCLE逻辑高翻转到逻辑低，即NMOS功率开关(图1中所示的NMOS)导通开始，到谷值限流比较器CMP2输出从逻辑高翻转到逻辑低的这段时间，强制谷值限流逻辑VOCP为高，使得RS触发器12输出R为逻辑高，S为逻辑低，保持NMOS功率开关(图1中所示的NMOS)导通。
若此时电感电流低于谷值限流，则在经过一个谷值限流比较器CMP2响应延迟后，输出VCMP变逻辑低，进而使谷值限流逻辑VOCP变逻辑低，释放对于PWM环路的控制。若此时电感电流高于谷值限流，则只有在电感电流降低到限流值以下，谷值限流比较器CMP2输出逻辑VCMP才变逻辑低，否则谷值限流逻辑VOCP将控制RS触发器12输入S维持逻辑低和R维持逻辑高，强制使NMOS功率开关(图1中所示的NMOS)导通直至电感电流降低到谷值限流以下，实现了包含谷值限流信息的逐周期Min-off-time控制。图7为本实施例用到的用于产生自适应导通时间的导通时间(Ton)比较器控制，输出逻辑Vrset在稳态时作为复位RS触发器12输出的控制条件之一。
本发明中BUCK变换器1的输入输出控制电路10实现了从0％到100％占空比的应用。通过仿真验证，在输入VIN＝2.5V-5.5V，输出VOUT＝0.5V-3.4V，负载IOUT＝0A-3A的应用情况下，BUCK变换器1始终可以保持ACOT架构所具有的快速瞬态响应，并且在负载发送短路异常时，BUCK变换器1也能够将电感电流稳定限制在峰值和谷值之间达到宽范围输入输出的目的。
综上所述，本发明中的BUCK变换器始终可以保持ACOT架构所具有的快速瞬态响应，并且在负载发送短路异常时，BUCK变换器也能够将电感电流稳定限制在峰值和谷值之间，达到宽范围输入输出的目的，而且可以最大限度的提升BUCK变换器的瞬态响应性能和安全可靠性，扩展实际应用范围。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。