接口电路中的输出电路的制作方法
【专利说明】
【技术领域】
[0001 ] 本实用新型涉及接口设计技术领域，特别涉及一种接口电路中的输出电路。
【【背景技术】】
[0002]DDR(DoubIe Data Rate，双倍数据速率)技术，即在时钟的上升沿和下降沿都传送数据，能在保持时钟速率不变的情况下将数据传送速率提高一倍，因此，DDR接口广泛用于芯片之间的互连，如ASIC(Applicat1n Specific Integrated Circuit，专用集成电路)和SDRAM (Synchronous Dynamic Random Access Memory，同步动态随机存储器)之间的接口。
[0003]随着工作速度的提高，现有的很多DDR接口(例如，DDR2/DDR3/LPDDR2/LPDDR3接口等)不但对输出驱动电阻的大小有要求，而且对输出驱动电阻的线性度也有比较严格的要求，其要求输出电压在从O至电源电压的变化过程始终保持在一定范围内(比如，
+/_10% ) ο
[0004]但由于CMOS (Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串联电阻做成小单元来改善电阻的线性度，然后通过进一步调整小单元的数量来达到所要求的电阻的大小，例如，由CMOS管串联电阻作成小电阻单元，小单元根据工艺、温度及电压的变化调整出一个240欧姆的大电阻单元，大电阻单元根据实际工作需要配置成34.4，40，48欧姆等不同的输出驱动电阻。如此设置将导致小单元数量众多，从而造成CMOS管及电阻所占芯片面积过大，不利于芯片小型化。
[0005]每个电阻单元都需要一个前级驱动逻辑，以将每个电阻单元的电阻值调整为240欧姆。但是，各个电阻单元的前级驱动逻辑的控制信号的上升沿或/和下降沿无法对齐，影响最终输出波形眼图。
[0006]因此，有必要提供一种改进的技术方案来解决上述问题。
【【实用新型内容】】
[0007]本实用新型的目的在于提供一种接口电路中的输出电路，可以改善最终输出信号的输出波形眼图。
[0008]为了解决上述问题，本实用新型提供一种接口电路中的输出电路，其包括:多个连接于电源端和驱动输出端之间的输出驱动模块，每个输出驱动模块包括连接于电源端和驱动输出端之间的一个或并联的多个输出驱动单元，每个输出驱动单元包括连接于电源端和驱动输出端之间的多个输出驱动开关，每个输出驱动开关具有连接至所述电源端的第一连接端，连接至所述驱动输出端的第二连接端和控制端，同一个输出驱动模块内的并联的多个输出驱动单元中的对应输出驱动开关的控制端互联在一起；与所述输出驱动模块对应的多个输出控制逻辑模块，每个输出控制逻辑模块包括多个输出控制逻辑单元，每个输出控制逻辑单元的输出端连接至对应输出驱动模块的输出驱动单元中的一个输出驱动开关的控制端，每个输出控制逻辑模块内的每个输出控制逻辑单元接收对应的驱动模块使能信号、对应的驱动开关使能信号以及输入控制信号，其中接收到有效的驱动模块使能信号的输出控制逻辑模块控制对应的输出驱动模块被引入该输出电路，接收到无效的驱动模块使能信号的输出控制逻辑模块控制对应的输出驱动模块被去除出该输出电路，接收到无效的驱动开关使能信号的输出控制逻辑单元控制对应的输出驱动开关被去除出该输出电路，接收到有效的驱动开关使能信号和有效的驱动模块使能信号的输出控制逻辑单元控制对应的输出驱动开关被引入该输出电路；协调控制逻辑模块，其包括有多个协调控制开关，每两个输出控制逻辑模块中的对应输出控制逻辑单元的输出端之间设置一个协调控制开关，该协调控制开关的控制端接收其连接的两个输出控制逻辑模块所接收到的驱动模块使能信号。
[0009]进一步的，每个输出驱动单元包括多个输出电阻，每个输出电阻与一个对应输出驱动开关串联在电源端和驱动输出端之间；或者每个输出驱动单元包括一个输出电阻，各个输出驱动开关并联在一起，所述输出电阻和各个并联的输出驱动开关串联在电源端和驱动输出端之间。
[0010]进一步的，所述输出驱动开关为PMOS晶体管，PMOS晶体管的源极为所述输出驱动开关的第一连接端，PMOS晶体管的漏极为所述输出驱动开关的第二连接端，PMOS晶体管的栅极为所述输出驱动开关的控制端，所述电源端为输入电源端；或者所述输出驱动开关为NMOS晶体管，NMOS晶体管的源极为所述输出驱动开关的第一连接端，NMOS晶体管的漏极为所述输出驱动开关的第二连接端，?OS晶体管的栅极为所述输出驱动开关的控制端，所述电源?而为接地立而。
[0011]进一步的，每个输出控制逻辑单元包括第一逻辑门和第二逻辑门，该第一逻辑门的第一输入端接收所述输入控制信号，第二输入端接收对应的驱动开关使能信号，第一逻辑门的输出端与第二逻辑门的第一输入端相连，第二逻辑门的第二输入端接收对应的驱动模块使能信号，同一个输出控制逻辑模块中的各个输出控制逻辑单元接收到的驱动模块使能信号是同一信号，同一个输出控制逻辑模块中的各个输出控制逻辑单元接收到的驱动开关使能信号是不同信号，不同输出控制逻辑模块中的对应输出控制逻辑单元接收到的驱动开关使能信号是同一信号。
[0012]进一步的，每个协调控制开关包括串联的第一协调控制开关单元和第二协调控制开关单元，各个协调控制开关单元的控制端分别接收该协调控制开关所连接的两个输出控制逻辑模块所接收到的驱动模块使能信号。
[0013]进一步的，在所述协调控制开关所连接的两个输出控制逻辑模块所接收到的驱动模块使能信号都有效时，所述协调控制开关导通以连通该协调控制开关连接的两个输出控制逻辑单元的输出端，否则，所述协调控制开关截止。
[0014]进一步的，接口电路中的输出电路还包括有与对应输出控制逻辑模块的输出端相连的多个块内协调逻辑模块，每个块内协调模块包括微调控制开关，对应的输出控制逻辑模块中每两个输出控制逻辑单元的输出端之间设置一个微调控制开关，该微调控制开关的控制端接收该两个输出控制逻辑单元所接收到的驱动开关使能信号。
[0015]进一步的，每个微调控制开关包括串联的第一微调开关单元和第二微调开关单元，各个微调开关单元的控制端分别接收该微调开关所连接的两个输出控制逻辑单元所接收到的驱动开关使能信号。
[0016]进一步的，在所述微调控制开关所连接的两个输出控制逻辑单元所接收到的驱动开关使能信号都有效时，所述微调控制开关导通以连通该微调控制开关连接的两个输出控制逻辑单元的输出端，否则，所述微调控制开关截止。
[0017]与现有技术相比，本实用新型通过对齐所述输出控制逻辑电路输出的控制信号的上升沿和/下降沿，从而改善该输出电路的最终输出信号的输出波形眼图。
【【附图说明】】
[0018]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0019]图1为本实用新型在一个实施例中的输出电路的部分模块示意图；
[0020]图2为图1中的输出驱动电路在一个实施例中的模块示意图；
[0021]图3为图1中的输出控制逻辑电路在一个实施例中的模块示意图；
[0022]图4为本实用新型中的输出驱动单元在第一实施例中的电路示意图；
[0023]图5为本实用新型中的输出驱动单元在第二实施例中的电路示意图；
[0024]图6为本实用新型中的输出驱动单元在第三实施例中的电路示意图；
[0025]图7a至图7c为本实用新型中的各个输出控制逻辑单元在一个实施例中的电路示意图；
[0026]图8为图3所示的各个输出控制逻辑模块输出的各个控制信号的波形示意图；
[0027]图9为本实用新型的协调控制逻辑模块在一个实施例中的结构示意图；
[0028]图10为图9中的协调控制开关在一个实施例中的结构示意图；
[0029]图11为本实用新型块内协调逻