用于功率因数校正的电路和方法与流程

本公开内容涉及功率因数校正电路。

背景技术：

将交流电流(ac)转换为直流电流(dc)的电源可以包括前端功率因数校正(pfc)级。pfc级可以部分地作为ac电源(例如电网)的电阻性负载起作用。ac电路的一些性能测量可以包括功率因数(pf)和总谐波失真(thd)。pf是由ac电路消耗的实际电功率与电流和电压的均方根(r.m.s.)值的乘积之比。pf指示没有做有用功的无功功率的量。thd包括总电压谐波失真(thdv)和总电流谐波失真(thdi)。

技术实现要素：

总体上，本公开内容涉及用于功率因数校正(pfc)控制器的总谐波失真(thdi)减小电路或类似的ac电路，其中，功率因数校正(pfc)控制器控制ac-dc电源的pfc级。thdi减小电路确定输入信号如交流电流(ac)线路电压高电压信号还是低电压信号。对于高电压输入信号，pfc控制器电路可以限制去往pfc级的控制信号的占空比，以使输入信号的过零点处的电压尖峰最小化，从而使thdi最小化。对于低电压输入信号，thdi减小电路可以扩展去往pfc级的控制信号的占空比，同时确保控制信号具有至少预定关断时间，即占空比小于100％。扩展控制信号占空比，特别是对于高负载下的低电压输入信号，可以使thdi最小化。

在一个示例中，本公开内容涉及一种电路，包括最大占空比(dmax)扩展元件以及操作性地耦接至dmax扩展元件的上升沿消隐元件。dmax扩展元件可以被配置成调整控制信号的第一开关周期的占空比，并且上升沿消隐元件可以被配置成消隐控制信号的第二开关周期的上升沿。第二开关周期是第一开关周期之后的下一个开关周期，并且上升沿消隐元件使控制信号包括至少预定关断时间。

在另一示例中，本公开内容涉及一种电路，包括：驱动电路，其中，驱动电路被配置成向功率因数校正(pfc)级输出信号；以及操作性地耦接至驱动电路的总谐波失真(thdi)减小电路，其中，thdi电路的输出被配置成调节由驱动电路输出的信号。thdi减小电路包括：最大占空比(dmax)扩展元件，其被配置成调整控制信号的第一开关周期的占空比；以及上升沿消隐元件，其操作性地耦接至dmax扩展元件。上升沿消隐元件可以被配置成消隐控制信号的第二开关周期的上升沿。第二开关周期是第一开关周期之后的下一个开关周期，并且上升沿消隐元件使控制信号包括至少预定关断时间。

在另一示例中，本公开内容涉及一种方法，包括：确定交流电流(ac)输入信号的电压是否超过电压阈值。响应于确定ac输入信号超过电压阈值，通过将控制信号的接通时间设置成不大于阈值接通时间来调整控制信号的占空比。响应于确定ac输入信号未超过电压阈值，通过将控制信号的接通时间扩展预定接通时间量来调整控制信号的占空比，其中，控制信号的占空比包括至少预定关断时间。

在附图和以下描述中阐述了本公开内容的一个或更多个示例的细节。根据说明书和附图以及权利要求，本公开内容的其他特征、目的和优点将是明显的。

附图说明

图1a是示出根据本公开内容的一种或更多种技术的包括thdi减小电路的示例pfc级控制器电路的框图。

图1b是示出连接至示例pfc级的pfc级控制器电路的图。

图2是示出根据本公开内容的一种或更多种技术的示例thdi减小电路的框图。

图3是示出根据本公开内容的一种或更多种技术的thdi减小电路的示例模拟实现的示意图。

图4是示出根据本公开内容的一种或更多种技术的用微控制器实现的示例thdi减小电路的框图。

图5是示出根据本公开内容的一种或更多种技术的具有thdi减小特征的数字pfc级控制器电路实现的框图。

图6是示出占空比与ac输入信号的电压之间的关系的示例的曲线图。

图7a至图7c是示出根据本公开内容的一种或更多种技术的pfc控制器的一些示例的dmax扩展和上升时间消隐的时序图。

图8a至图8c是示出例如可以在示波器上看到的针对低电压ac输入信号的pfc级控制器电路的操作的曲线图。

图9a是示出不具有thdi减小电路的pfc级控制器接收高电压ac输入信号的的操作的曲线图。

图9b是示出包括thdi减小电路并且接收高电压ac输入信号的pfc级控制器的操作的曲线图。

图10是示出具有和不具有thdi减小电路的示例pfc级控制器电路的性能的表。

图11是示出根据本公开内容的一或更多种技术的thdi减小电路的示例操作模式的流程图。

具体实施方式

本公开内容涉及用于功率因数校正(pfc)控制器的总电流谐波失真(thdi)减小电路或类似的ac电路，其中pfc控制器控制ac-dc电源的pfc级。pfc级的主要功能是作为ac电源例如电网的电阻性负载起作用，并且通过限制频率谐波来提高电力质量。理想情况下，来自ac电源的线路电流应当仅包括基波分量，该基波分量是线路频率(50/60hz)。例如，在美国，电网传输60hz的ac电力，在欧洲、日本和一些其他国家，电网传输50hz的ac电力。然而，在实际中，线路电流还将包括一些更高的谐波，这将增加测量的thdi。周期性电压或电流的谐波或谐波频率是信号中的为主信号频率的整数倍的频率分量。

对于电源和其他ac电路性能，小的thdi是期望的。例如，一些敏感性dc负载在接收到具有较高thdi的电力时可能表现不佳。在其他示例中，一些电机的效率和使用寿命可能会受较高thdi的负面影响。pfc控制器限制可能导致thdi在某些线路和负载条件下较高。此外，在一些操作条件下，thdi可能取决于这样的控制器限制的变化。控制器限制的变化可能是由制造部件时的变化和用于构建控制器的部件的变化以及其他原因引起的。

存在提高thdi性能的几种技术。在作为升压转换器的pfc级的示例中，一些thdi改进技术可以包括优化升压电感器以及包括滤波器设计以滤除由pfc级产生的任何电流尖峰，其中pfc级也可以被称为功率级。其他技术可以包括优化电压和电流控制回路，以确保pfc级产生与线路电压良好同步的电流参考并且确保电流回路足够动态以便以最小的延迟和误差跟踪命令的正弦参考。

尽管上述技术可以达到接近具有低thdi的单位功率因数(pf)，但是pfc控制器参数的任何变化例如部件变化可能会导致thdi性能的波动。换言之，上述技术对于在整个操作范围内增强thdi是期望的。但是，在某些操作条件下，控制器参数的容差会导致明显高的thdi，从而导致thdi规范失效(specificationfailure)。thdi规范失效意味着ac电路例如ac-dc功率转换器超过指定的thdi限制。

根据本公开内容的技术的thdi减小电路确定输入信号例如交流电流(ac)线路电压是高电压信号还是低电压信号。对于高电压ac输入信号，thdi减小电路可以限制去往pfc级的控制信号的占空比，以使输入信号的过零点处的电压尖峰最小化，从而使thdi最小化。这是因为：在一些示例中，高电压ac输入信号例如来自电网的线路电压可能会在过零点处引起电压尖峰，尤其是对于具有低负载或轻负载的电路。在一个示例中，轻负载可以是小于最大负载的百分之十的负载。

对于低电压ac输入信号，thdi减小电路可以扩展去往pfc级的控制信号的占空比，同时确保控制信号具有至少预定关断时间，即占空比小于100％。扩展控制信号占空比，特别是对于高负载下的低电压ac输入信号，可以降低thdi。在一些示例中，高负载或重负载可以是超过最大负载的百分之五十的负载。

图1a是示出根据本公开内容的一种或更多种技术的包括thdi减小电路的示例pfc级控制器电路的框图。图1a中描绘的pfc级控制器电路1包括pfc控制器12、thdi减小电路10和驱动电路14。

pfc控制器12向thdi减小电路10输出控制信号13，控制信号13可以是脉冲宽度调制(pwm)控制信号。pfc控制器12可以是数字或模拟电路或某种组合。pfc控制器12也可以是处理器，例如微处理器电路、现场可编程门阵列(fpga)或类似电路。pfc控制器12可以具有可能导致thdi在某些线路和负载条件下较高的一些限制。在某些操作条件下，pfc控制器的某些参数的生产变化可能影响thdi。在一个示例中，pfc控制器12能够输出具有97％的最大占空比(dmax)的控制信号13。在其他示例中，pfc控制器12可以被限制到95％的dmax。如下面将更详细讨论的，pfc控制器12的受限制的dmax可以将thdi引入ac电路的输出。可以受益于包括thdi减小电路10的ac电路的一些示例可以包括ac-dc转换器，例如ac-dc开关模式电源。尽管thdi减小电路10可以使其他类型的电路受益，但是为了简单起见，本公开内容将关注ac-dc转换器电路。

thdi减小电路10可以包括感测元件(图1a中未示出)以感测去往ac-dc转换器(图1a中未示出)的输入信号。在一些示例中，输入信号(图1a中未示出)可以来自线路电压例如电网或来自一些其他ac电源。在一些示例中，thdi减小电路10对于两种不同操作条件下的ac-dc转换器可能是期望的。在第一操作条件下，去往ac-dc转换器的输入信号是低电压信号，而ac-dc转换器的输出供给重负载。第二操作条件是去往ac-dc转换器的高电压ac输入信号，而ac-dc转换器的输出供给轻负载。在本公开内容中，轻负载和低负载可以互换使用。类似地，重负载或高负载也可以互换使用。

例如，在美国和日本，来自电网的线路电压约为110v至120v。与其他地方的线路电压相比，120v的线路电压可以被认为是低电压。例如，在欧洲，线路电压约为230v，而在英国，线路电压为240v。约230v的输入信号可以被认为是高电压ac输入信号。这些电压仅是用于说明的示例。本公开内容的thdi减小电路可以被调谐成确定在各种电压电平处的“高电压”或“低电压”，而不限于上述示例。

thdi减小电路10可以确定输入信号例如ac线路电压是高电压信号还是低电压信号。thdi减小电路10从pfc控制器12接收控制信号13。对于第一操作条件，即低电压ac输入信号，thdi减小电路可以扩展控制信号13的占空比，同时确保输出至pfc级的控制信号具有至少预定关断时间。换言之，thdi减小电路可以确保占空比小于100％。扩展控制信号占空比，特别是对于去往供给高负载的ac-dc转换器的低电压ac输入信号，可以减小thdi。

对于第二操作条件，即高电压ac输入信号，pfc级控制器电路1的thdi减小电路10可以限制控制信号13的占空比。在一些示例中，高电压ac输入信号例如来自电网的线路电压可能在过零点处引起电压尖峰，特别是对于具有低负载的电路。限制占空比以使输入信号的过零点处的电压尖峰最小化可以使thdi最小化。

驱动电路14从thdi减小电路10接收经修改的控制信号15，并向pfc开关输出驱动信号16，pfc开关可以是pfc级(图1a中未示出)的部件。驱动电路14可以将经修改的控制信号15放大、滤波、电平改变或以其他方式调节成驱动信号16。

图1b是示出连接至示例pfc级的pfc级控制器电路的图。示例pfc级2仅是pfc级的一个示例，在本文中仅出于说明目的而被描述。包括thdi减小电路10的pfc级控制器电路1也可以与pfc级的其他示例一起工作。

pfc级2是升压转换器，其可以作为ac输入信号22的电阻性负载起作用。pfc级2可以包括滤波特征以及其它特征，以例如确保pfc级2产生与ac输入信号22同步的电流参考。

pfc级2包括pfc开关20、整流电路24、升压预充电二极管28、升压电感器30、升压整流器32和大容量电容器34。pfc级2将dc电压vdc-out36和dc输出电流idc38一起输出到负载40。如上所述，负载40可以是重负载或轻负载。pfc级2的一些特征将不被详细描述，因为pfc级2仅是可以由pfc级控制器电路1控制的pfc级的一个示例，pfc级控制器电路1包括thdi减小电路10。

整流电路24的输出为整流信号26。整流信号26的由项25指示的部分对应于输入信号22的过零点。输入信号22可以来自ac电源，诸如来自电网的线路电压、来自便携式发电机以及类似的ac电源的电压。

如上关于图1a所述，thdi减小电路10可以扩展或限制控制信号13的占空比。如下更详细地描述的，thdi减小电路10可以修改控制信号13，特别是在输入信号22的过零点25处。

驱动电路14可以接收经修改的控制信号15并且将驱动信号16输出到pfc开关20。在一些示例中，pfc开关20可以是场效应晶体管(fet)。pfc开关20可以被配置成基于逻辑高或低信号来接通，这取决于pfc级2的配置。在一些示例中，pfc开关20可以被配置成在接收到例如从驱动电路14输出的逻辑高、逻辑低或负电压时接通。在一些示例中，取决于pfc级2的其他部件的配置，pfc开关20可以用nmos或pmos实现。换句话说，pfc级2的实现仅是pfc级的一个示例，并且驱动电路14和pfc级控制器电路1的其他部件可以被配置成与pfc级兼容。pfc级控制器电路1和thdi减小电路10的操作将在下面关于图6至图9b来更详细地描述。

图2是示出根据本公开内容的一种或更多种技术的示例thdi减小电路的框图。thdi减小电路10a对应于如图1a、图1b和图3至图4所示的thdi减小电路10和thdi减小电路10b和10c，并且包括类似的特征和功能。pfc控制器12和驱动电路14执行与上面关于图1a至图1b所述的相同的功能，包括将驱动信号16输出到诸如pfc开关20的pfc开关。

thdi减小电路10a包括dmax扩展元件52、上升沿消隐元件54和与(and)门58。thdi减小电路10a还包括感测元件即高线检测元件56，其在高线检测元件确定诸如图2所描绘的输入信号22的输入信号是高电压ac输入信号时向dmax扩展元件52和上升沿消隐元件54发信号。逻辑与门58组合dmax扩展元件52和上升沿消隐元件54的输出，并且将经修改的控制信号15输出到驱动电路14。

dmax扩展元件52耦接至pfc控制器12并且从pfc控制器12接收控制信号13。如上所述，pfc控制器12可以具有一定限制，所述限制可能使控制信号13引入thdi。dmax扩展元件52被配置成调整控制信号13的一个或更多个开关周期的占空比。控制信号13可以是如上所述的pwm控制信号。对于第一操作条件，即具有重负载的低电压ac输入信号电压，dmax扩展元件52可以通过扩展一个或更多个开关周期的占空比来调整占空比。在第二操作条件下，即具有轻负载的高电压ac输入信号，dmax扩展元件被配置成不对控制信号13的占空比进行调整。换句话说，在一些示例中，可以针对高电压ac输入信号来禁用dmax扩展元件52的占空比扩展特征。

对于过零点附近的ac输入信号，ac输入信号的输入电压小。为了保持pfc级的输出电流与输出电压同步，控制信号13的最大占空比(dmax)是期望的。当ac输入信号接近过零区域时的100％的dmax可以产生理想的同步。如果pfc控制器12的dmax受部件限制、时钟速度限制或其他非理想的实际限制的限制，则可能存在对所传递的能量的限制。因此，电感器电流(例如，图1b中描绘的升压电感器30)可能需要较多的开关周期，直到电感器输出电流跟随所命令的电流。另外的开关周期可以引起感应时间延迟，这又可以使线路电流移位并且与线路电压较不同步。因此，当电流和电压较不同步时，这可能引入线路频率(例如50hz或60hz)的不期望的谐波并且thdi较高。

尽管对于理想同步，控制信号13的最大占空比如上所述是期望的，但是非常高的dmax的扩展时段出于其他原因可能不是期望的。在一个示例中，在多个开关周期中保持100％的占空比可能引起高的电感器电流以及对pfc开关的可能损坏，pfc开关在一些示例中可以是fet。此外，在具有电流感测变压器的pfc转换器中，存在电流感测变压器复位可能需要的最小关断时间。因此，如果dmax为～100％，则电流感测变压器磁通量可能不会复位，这可能导致电流感测测量中的偏移或误差。不准确或偏移的电流感测测量可能导致线路电流未被正确成形，从而导致较高的thdi。

如上所述，对于低电压ac输入信号和重负载的第一操作条件，扩展dmax因此可以改善同步，但是可能引起其他问题，诸如损坏或未能重置。因此，本公开内容的thdi减小电路10a可以将来自pfc控制器12的控制信号13的占空比扩展一定的固定时间。换句话说，将控制信号13的占空比扩展预定的接通时间量。可以例如通过确定在针对批量生产pfc控制器的制造时可能的预期最坏情况最小dmax值来设置预定的接通时间量。thdi减小电路10a还可以被配置成使在扩展的开关周期之后的开关周期的上升沿消隐。thdi减小电路10a还可以被配置成设置预定的关断时间例如固定的消隐时间，其被设计成确保最小关断时间。

上升沿消隐元件54操作性地耦接至dmax扩展元件52。在第一操作条件的示例中，上升沿消隐元件54被配置成使在dmax扩展元件52已经扩展预定关断时间的开关周期之后的开关周期的上升沿消隐。换句话说，dmax扩展元件52被配置成通过扩展第一开关周期的占空比来调整第一操作条件下的控制信号13的第一开关周期的占空比。上升沿消隐元件54从dmax扩展元件52接收信号，并且被配置成使控制信号的第二开关周期的上升沿消隐。第二开关周期是第一开关周期之后的下一个开关周期。因此，上升沿消隐元件54使经修改的控制信号15包括至少预定关断时间。

上升沿消隐元件54适用于其中接通(on)为逻辑高(例如5v)并且关断(off)为逻辑低(例如近似为零)的电路。本公开内容的技术同样适用于具有相反逻辑例如关断为逻辑高的电路。换句话说，本公开内容中的示例关注逻辑高信号为“接通”以及逻辑低信号为“关断”，然而在其他示例中，本公开内容的技术适用于逻辑高信号为“关断”以及逻辑低信号为“接通”。在这样的示例中，“上升沿消隐元件”可以被认为是“下降沿消隐元件”。

thdi减小电路10a包括高线检测元件56，其操作性地耦接至dmax扩展元件、上升沿消隐元件和诸如图1b描绘的输入信号22的ac输入信号。高线检测元件56被配置成确定ac输入信号是否是高电压ac输入信号。在一些示例中，高线检测元件56确定ac输入信号中的电压是否超过电压阈值。例如，电压阈值可以设置成大约180v。小于电压阈值的电压，例如对于在日本或美国使用的115v的pfc级控制器电路，高线检测元件56可以确定ac输入信号不超过电压阈值并且是低电压ac输入信号。对于在欧洲的230v的pfc级控制器电路，高线检测元件56可以确定ac输入信号超过电压阈值并且是高电压ac输入信号。

如上所述，响应于确定ac输入信号中的电压超过电压阈值，高线检测元件56可以被配置成使上升沿消隐元件54通过限制第一开关周期和第二开关周期的占空比来调整控制信号13的占空比。以这种方式，上升沿消隐元件54可以在第一操作条件和第二操作条件(即具有轻负载的高电压ac输入信号)两者下操作。

如上所述，pfc控制器12可以在ac输入信号的过零区域附近以dmax输出控制信号13。在第二操作条件中，高占空比和控制回路延迟可以使控制信号13在恰好过零点之后以dmax输出一个或更多个开关周期。在一些示例中，对于高电压ac输入信号，在恰好过零点之后的dmax的开关周期可以引起电流尖峰。这种电流尖峰可能在任何负载条件下发生，但是电流尖峰对thdi的影响在轻负载时可能更差，因为基波谐波幅度低并且易受其他谐波失真的影响。

然而，对于高电压ac输入信号，可以不需要控制信号13的大dmax来保持电压与电流之间的良好同步。因此，为了避免第二操作条件下的电流尖峰，高线检测元件56可以被配置成使上升沿消隐元件54钳位或限制特别是在ac输入信号的过零区域中的一个或更多个开关周期的占空比。换句话说，响应于确定ac输入信号超过电压阈值，thdi减小电路10a通过将控制信号的接通时间设置为不大于阈值接通时间来调整控制信号的占空比。

图3是示出根据本公开内容的一种或更多种技术的thdi减小电路的示例模拟实现的示意图。pfc控制器12和驱动电路14执行与上面关于图1a至图2所述的相同的功能，包括将驱动信号16输出到pfc开关。

thdi减小电路10b包括dmax扩展电路52a、上升沿消隐电路54a、逻辑与门u6和高线检测输入端子50。dmax扩展电路52a和上升沿消隐电路54a执行与上述的dmax扩展元件52和上升沿消隐元件54相同的功能。

dmax扩展电路52a将控制信号13接收到二极管d1的阳极和二极管d5的阴极中。二极管d5的阳极通过电阻器r9连接至电阻器r3。二极管d1的阴极连接至连接电容器c5、电阻器r9和电阻器r3的节点。电容器c5连接至n沟道fetq3的漏极。fetq3的源极连接至地。fetq3的栅极连接至高线检测输入端子50。图3中未示出高线检测元件如高线检测元件56，然而在该示例中，高线检测输入端子50被配置成连接至高线检测元件的输出端。电阻器r3通过电阻器r2连接至地并且形成分压器。电阻器r3与电阻器r2之间的节点是dmax扩展电路52a的输出端，其连接至上升沿消隐电路54a的一个输入端。

上升沿消隐电路54a将dmax扩展电路52a的输出接收到反相器(inverter)u5的输入端中。反相器u5的输出端通过电容器c6连接至与门u4的第一输入端。与门u5的第一输入端还通过电阻器r7连接至地，并且连接至二极管d6的阴极。二极管d6的阳极连接至地。

在图3的示例中，与门u4的第二输入端连接至vdd。与门u4的输出控制n沟道fetq2的栅极。q2的漏极连接至电容器c1、电容器c4和电阻器r8以及输出与门u6的第一输入端。与门u6的第二输入端连接至dmax扩展电路52a的输出端。与门u6提供与图2中描绘的与门58类似的功能。

fetq2的漏极通过电阻器r8连接至vdd。n沟道fetq1的漏极通过电容器c1连接至fetq2的漏极。fetq1的源极连接至地。fetq1的栅极连接至反相器u1的输出端，而反相器u1的输入端连接至高线检测输入端子50。

在操作中，响应于确定ac输入信号中的电压未超过电压阈值，高线检测元件向高线检测输入端子50输出信号，这使dmax扩展元件通过扩展控制信号13的第一开关周期的占空比来调整占空比。相同的信号传递通过反相器u1并且禁用上升沿消隐电路54a的dmax限制(也称为钳位)特征。

如上面关于图2所述，上升沿消隐电路54a被配置成使控制信号13的第二开关周期的上升沿消隐。第二开关周期是第一开关周期之后的下一个开关周期，并且上升沿消隐元件使经修改的控制信号15包括至少预定关断时间。dmax扩展电路52a可以将第二开关周期扩展预定接通时间，并且上升沿消隐电路54a可以使第二开关周期之后的第三开关周期消隐。

上升沿消隐电路54a被配置成使得预定关断时间被配置成在与第一开关周期的结束基本相同的时间处开始。换句话说，上升沿消隐电路54a在前一个开关周期的扩展的结束处开始预定关断时间。如下面将关于图6进一步描述的，扩展开关周期的占空比并且使随后的开关周期消隐的该处理可以持续若干次迭代。

在高电压ac输入信号的示例中，高线检测输入端子50可以接收禁用dmax扩展电路52a的dmax扩展特征的信号。信号传递通过反相器u1并且启用上升沿消隐电路54a的dmax钳位或限制特征。换句话说，高线检测元件使上升沿消隐电路54a限制控制信号13的一个或更多个开关周期的占空比。

可以通过选择thdi减小电路10b中的部件的值来针对thdi减小电路10b设置预定接通时间和预定关断时间的值。例如，选择电容器c5和电阻器r9的值可以设置开关周期的预定dmax扩展接通时间。类似地，选择电容器c4和电阻器r8的值可以确定开关周期的消隐时间(也称为关断时间)。选择高线检测元件(图3中未示出)中的模拟部件的值可以确定高电压ac输入信号与低电压ac输入信号之间的电压阈值。选择上升沿消隐电路54a中的诸如电容器c1、电容器c4和电阻器r8的其他部件的值可以确定高电压ac输入信号的dmax钳位值。

图4是示出根据本公开内容的一种或更多种技术的用微控制器实现的示例thdi减小电路的框图。在操作中，thdi减小电路10c可以与上述thdi减小电路10至10b类似地起作用。pfc控制器12和驱动电路14执行与上面关于图1a至图1b描述的相同的功能，包括将驱动信号16输出到pfc开关。

thdi减小电路10c包括微控制器60和高线检测元件56。高线检测元件56执行与上面关于图2和图3描述的相同的功能。thdi减小电路10c的元件可以用任何组合的模拟电路、逻辑块、数字电路来实现。

微控制器60可以包括定时器输入62、pwm输出63、dmax扩展元件64、上升沿消隐元件66、thdi定时器元件68。如本公开内容中其他地方所述，微控制器60可以包括定时器、控制线、输入和输出元件以及其它特征以执行thdi减小电路10c的特征。

微控制器60的示例可以包括任何类型的数字处理电路，其包括微处理器、控制器、微控制器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)、片上系统(soc)或等效的分立或集成逻辑电路中的一个或更多个。处理器可以是集成电路即集成处理电路，并且该集成处理电路可以实现为固定的硬件处理电路、可编程处理电路和/或固定处理电路和可编程处理电路二者的组合。

类似于上述thdi减小电路的其它示例，微控制器60可以将控制信号13接收到定时器输入62中。微控制器60可以通过pwm输出63将经修改的控制信号15输出到驱动电路14，经修改的控制信号15可以是pwm信号。

dmax扩展元件64和上升沿消隐元件66执行与上面关于图1a至图3所述的相同的功能。在微控制器60的示例中，dmax扩展元件64和上升沿消隐元件66可以通过模拟或数字电路的任何组合来实现。

thdi定时器元件68可以包括根据诸如在图1b中描绘的输入信号22的ac输入信号的输入线路条件来设置dmax和关断时间参数值的定时器。换句话说，thdi定时器元件68可以操作性地耦接至dmax扩展元件64和上升沿消隐元件66。thdi定时器元件68可以被配置成设置dmax扩展元件扩展第一开关周期的占空比的扩展时间量。thdi定时器元件68还可以被配置成设置上升沿消隐元件消隐第二开关周期的上升沿的消隐时间量。

thdi定时器元件68可以通过模拟或数字电路的任何组合来实现。如上面关于图3所述，模拟实现设置针对低ac输入信号条件或高ac输入信号条件的值。与模拟实现相比，数字实现可以产生更精细且适用于线路和负载条件的设置。在一些示例中，更具适应性的数字实现可以产生比模拟实现更好的thdi性能。

作为在第一操作条件下的低电压ac输入信号的用于非限制性说明目的一个示例，用于dmax扩展的模拟实现可以设置2％的固定dmax扩展。在例如通过部件容差被限制为95％dmax的pfc控制器12的示例中，2％的模拟实现将dmax扩展到97％。数字实现可以包括更精细的特征以在第一负载条件下将dmax扩展2％、在第二负载条件下将dmax扩展3％以及在第三负载条件下将dmax扩展1％。

图5是示出根据本公开内容的一种或更多种技术的具有thdi减小特征的数字pfc级控制器电路实现的框图。驱动电路14执行与上面所描述的相同的功能，包括将驱动信号16输出到pfc级的pfc开关。

数字pfc级控制器70可以包括dmax扩展元件74、上升沿消隐元件76和thdi定时器元件78，它们执行与上面关于图4所描述的相同的功能。而且，如上所述，数字pfc级控制器70的元件可以通过数字电路或模拟电路的任何组合来实现。

在一些示例中，数字pfc级控制器70可以包括一个或更多个处理器，所述一个或更多个处理器可以是如上关于图4所描述的任何类型的数字处理电路。在一些示例中，数字处理电路可以操作性地耦接至一个或更多个非暂态计算机可读存储介质元件。计算机可读存储介质可以包括可以由数字处理电路执行以执行上述thdi减小电路的dmax扩展、上升沿消隐和dmax限制特征的指令例如编程语言、数据和设置。

图6是示出占空比与ac输入信号的电压之间的关系的示例的曲线图。图6的曲线图可以应用于具有或者不具有thdi减小电路的pfc级控制器电路。

实曲线100指示在ac输入电压正弦曲线的半个周期内随着ac输入电压vin(t)随时间变化，占空比随时间的变化d(t)。虚曲线102指示vin(t)。

点110a和点110b指示当ac输入信号的电压低例如在过零区域108附近时，占空比接近1或者100％的区域。当ac输入信号vin(t)处于其峰值处例如点104处时，占空比d(t)处于其最小值106。

对于具有pfc级例如图1b中所示的pfc级2的ac-dc转换器或者其他ac电路，pfc控制器例如pfc控制器12可以输出具有接近最大占空比的占空比的控制信号13，使得pfc控制器能够输出例如dmax以使电流和电压更紧密地同步。对于具有高电压ac输入信号的ac-dc转换器，输出接近dmax的控制信号的pfc控制器可能会在过零点附近产生电流尖峰，特别是在轻负载条件下，并且使thdi增加。因此，本公开内容的thdi减小电路可以在高电压ac输入信号操作条件下限制dmax。

图7a至图7c是示出根据本公开内容的一种或更多种技术的pfc控制器的一些示例的dmax扩展和上升时间消隐的时序图。图7a至图7c的每个示例示出了在第一条件下操作时thdi减小电路对第一开关周期的下降沿和第二开关周期的消隐的影响。第一条件是低电压ac输入信号和重输出负载。在所有三个示例7a至7c中，通过设置2％dmax扩展和3％关断时间消隐，thdi减小电路被配置成97％的dmax。

如上所述，尽管图7a至图7c描绘了“下降沿”是控制信号的接通时间或占空比的结束的示例，但是在其他示例中，上升沿可以是占空比的结束。换句话说，本公开内容中的示例关注作为“接通”的逻辑高信号和作为“关断”的逻辑低信号，然而在其他实例中，本公开内容的技术应用于作为“关断”的逻辑高信号和作为“接通”的逻辑低信号。在这样的示例中，“上升沿消隐元件”可以被认为是“下降沿消隐元件”。

图7a描绘了pfc控制器——能够具有97％的dmax的pfc控制器a——的输出。pfca控制器输出162a对应于来自上述pfc控制器12的控制信号13。控制器输出信号的第一开关周期的下降沿在97％处，并且控制器输出信号的上升沿在100％处。这也是第二开关周期的0％时间点。

示例7a的“2％dmax扩展”曲线164a对应于输出至上述与门58的dmax扩展元件。如示例7a中所示，thdi减小电路的dmax扩展元件被配置成将第一开关周期的占空比扩展2％。因此，经修改的控制信号的下降沿超过97％dmax扩展了2％，从而产生99％的占空比。

“3％关断时间消隐”曲线168a描绘了上升沿消隐元件的效果，该上升沿消隐元件对应于如图2所示的输出至与门58的上升沿消隐元件。上升沿消隐元件被配置成在经扩展的第一开关周期172a的结束处开始3％关断时间。在模拟示例例如图3的模拟实现中，可以通过选择上升沿消隐元件中的电阻器和电容器的值来配置预定的3％关断时间。在数字示例中，作为一个示例，可以通过计算机可读存储介质中的指令来配置3％关断时间。在任一示例中，3％消隐时间导致与门58处(参见图2)的pfca控制器输出和dmax扩展输出的上升沿消隐。

与门58的输出是经修改的控制信号15。与门58的输入的组合即2％dmax扩展信号和3％关断时间消隐信号导致经修改的控制信号输出上升沿在经扩展的下降沿172a之后3％开始。因此，对于配置为97％的dmax的thdi减小电路，当连接至能够具有97％的dmax的pfc控制器时，从thdi减小电路输出的经修改的控制信号为97％。换句话说，将thdi减小电路添加至pfc级控制器电路将输出97％dmax经修改的控制信号，即使pfc控制器输入具有97％的dmax能力也是如此。

图7b和图7c以与图7a的示例类似的方式操作。图7b示出了连接至被配置成与上面图7a相同的thdi减小电路的能够具有96％的dmax的pfc控制器。pfcb控制器162b在96％处输出控制器输出信号的第一开关周期的下降沿，并且在100％处输出控制器输出信号的上升沿。thdi减小电路的dmax扩展元件被配置成将第一开关周期的占空比扩展2％。因此，经修改的控制信号的下降沿超过96％dmax扩展了2％，从而产生98％占空比172b。dmax扩展元件将其信号输出至与门例如与门58。

上升沿消隐元件被配置成在经扩展的第一开关周期172b的结束处开始3％关断时间。3％消隐时间导致与门58处的pfcb控制器输出和dmax扩展输出的上升沿消隐。与门58的输入的组合导致经修改的控制信号输出上升沿在经扩展的下降沿172b之后3％开始。因此，对于被配置为97％的dmax的thdi减小电路，当连接至能够具有96％的dmax的pfc控制器时，从thdi减小电路输出的经修改的控制信号为97％。

示例7c示出了连接至被配置成与上面示例7a至7b相同的thdi减小电路的能够具有95％的dmax的pfc控制器。pfcc控制器在95％处输出控制器输出信号的第一开关周期的下降沿，并且在100％处输出控制器输出信号的上升沿。thdi减小电路的dmax扩展元件被配置成将第一开关周期的占空比扩展2％172c。因此，经修改的控制信号的下降沿超过95％dmax扩展了2％，从而产生97％的占空比。

上升沿消隐元件被配置成在经扩展的第一开关周期172c的结束处开始3％的关断时间。3％消隐时间导致与门58处的pfcc控制器输出和dmax扩展输出的上升沿消隐。与门58的输入的组合导致经修改的控制信号输出上升沿174c在经扩展的下降沿172c之后3％开始。因此，对于被配置为97％的dmax的thdi减小电路，当连接至能够具有95％的dmax的pfc控制器时，从thdi减小电路输出的经修改的控制信号为97％。

在一些示例中，pfc控制器输出pwm控制信号，该pwm控制信号被输入至dmax扩展电路，其中，控制信号的下降沿被延迟。具有经扩展的dmax的所得信号被馈送至上升沿消隐电路。这将确保经延迟的下降沿之后的固定的关断时间。高线检测电路用于针对高电压ac输入信号禁用dmax扩展功能，并且还用于增加上升沿消隐功能以限制dmax值。图6示出了dmax和关断时间可以是固定的，而不管pfc控制器输出变化如何。

图8a至图8c是示出例如可以在示波器上看到的针对低电压ac输入信号的pfc级控制器电路的操作的曲线图。图8a至图8c示出了不具有thdi减小电路的pfc级控制器的操作。

图8a示出了ac输入电压的若干电压周期。经整流的ac输入信号158a对应于图1b中所示的经整流的输入信号26。测量的占空比150a描绘了在过零点25附近随着经整流的ac输入信号158a减小，占空比如何增加，这类似于上面针对图1a和图5所描述的。电感器电流152a对应于pfc级电感器例如图1b中所示的升压电感器30的输出。电感器电流152a在形状上接近经整流的ac输入信号158a并且在过零区域中是平滑的。栅极电压156a是pfc开关例如图1b中所示的pfc开关20的栅极处的控制电压。栅极电压156a对应于驱动信号16。漏极电压154a是pfc开关例如图1b中所示的pfc开关20两端的电压。

图8b是示出图8a的曲线图的放大部分的曲线图。与图8a一样，图8b包括对应于上述类似图的图。这些包括经整流的ac输入信号158b、测量的占空比150b、电感器电流152b、栅极电压156b以及漏极电压154b。

图8c是示出ac输入信号的过零区域附近图8a和图8b的放大区域的曲线图。图8c包括经整流的ac输入信号158c、测量的占空比150c、电感器电流152c、栅极电压156c以及漏极电压154c。

图8a至图8c示出了如图6所示的在ac输入信号的过零区域附近如何使测量的占空比150a至150b最大化，从而使漏极电压154a至154c在ac输入信号(160)的过零区域附近减小。电感器电流152a至152c与经整流的ac输入信号158a至158c同步，并且在过零点25附近未示出电流尖峰。

图9a和图9b是示出例如可以在示波器上看到的针对高电压ac输入信号的pfc级控制器电路的操作的曲线图。与图8a至图8c中的曲线图不同，电感器输出在过零区域附近指示出尖峰。

图9a是示出不具有thdi减小电路的pfc级控制器接收高电压ac输入信号的操作的曲线图。图9a描绘了经整流的ac输入信号158d、测量的占空比150d以及电感器电流152d。

电感器电流152d在过零区域(170a)附近具有大的电流尖峰。经整流的ac输入信号158d在ac输入信号的过零区域附近最小。在相同的过零区域中，测量的占空比150d最大，尤其是在电流尖峰附近。如上所述，由于高dmax和控制回路延迟，可以在恰好过零点之后看到引起如图9a所示的电流尖峰的控制信号(例如控制信号13)中的最大占空比。电感器电流152d中的电流尖峰对thdi的影响在轻负载时可能更差，这是因为基波谐波幅度低并且易受其他谐波失真的影响。

图9b是示出包括thdi减小电路并且接收高电压ac输入信号的pfc级控制器的操作的曲线图。将图9b中的电感器电流152e与图9a中的电感器电流152d比较示出了当包括thdi减小电路时(170b)，过零区域(170a)中的电流尖峰显著减小。

与图9a的曲线图不同，测量的占空比150e在ac输入信号158e的过零点25之后未立即示出最大占空比。相反，如测量的占空比150e的平台(plateau)形状所示，thdi减小电路限制或钳位在过零区域附近的控制信号的占空比。针对高电压ac输入信号限制占空比可以减小电流尖峰，尤其是在过零区域(170b)附近，并且因此可以减小thdi。注意，尽管图8a至图9b的以上描述已经关注过零区域，但是thdi减小电路在ac输入信号的整个周期中是有效的，而不仅仅是在过零区域处。

图10是示出具有和不具有thdi减小电路二者的示例pfc级控制器电路的性能的表。基于测试结果，图10示出了不具有thdi减小电路的两个不同的pfc级控制器电路ic#1和ic#2的性能，以及在具有如图1a至图3所示的在pfc控制器之后插入的thdi减小电路的情况下的性能。图10示出了通过添加thdi减小电路可以如何改善pfc级控制器电路的变化。

对于低电压ac输入信号(204)，当供应较重负载时，不具有thdi减小电路(202)的ic#1超过thdi规范。例如，5a和10a的较轻负载，ic#1的thdi低于thdi规范，即分别为6.2<13.1和5.8<8.6。但是，在较高负载下，例如60a，ic#1超过了4.2％的thdi规范。然而，ic#2能够在所有负载水平下通过thdi规范而无需thdi减小电路(202)。这指示电路的变化可以如何影响性能。尽管图10中未示出，但是ic#2可以具有比ic#1更高的dmax，因此能够更好地使电压和电流同步，并且因此引入更少的thdi。

对于高电压ac输入信号(206)，ic#1能够在所有负载水平下通过thdi规范而无需thdi减小电路(202)。然而，ic#2在5a的轻负载下由于超过thdi规范(11>10.7)而未通过thdi规范。如上面关于图9a和图9b所述，ic#2可以具有更高的dmax，这可以在低电压ac输入信号下产生更好的性能，但是在高电压ac输入信号下可能引起电流尖峰，并且因此引入更高的thdi。

对于ic#1和ic#2二者，添加thdi减小电路在两个电压电平和所有负载条件下都改善了性能。如图10的表中所示，添加thdi减小电路可以改善关于pfc级控制器电路的变化的thdi性能。如上所述，thdi减小电路可以用模拟电路和数字电路的任何组合来实现，并且可以包括一个或更多个处理器。

图11是示出根据本公开内容的一种或更多种技术的thdi减小电路的示例操作模式的流程图。除非另有说明，否则将关于图1a至图5来描述图11的流程图。

thdi减小电路10a的高线检测元件56可以确定ac输入信号例如输入信号22的电压是否超过电压阈值(90)。如上所述，确定ac输入信号是否超过电压阈值仅是用于确定ac输入信号的电压电平的一种示例技术。在其他示例中，如关于图4和图5所描述的，thdi减小电路可以通过使用遵循存储在计算机可读存储介质中的指令的处理电路来确定电压电平。

响应于确定ac输入信号超过电压阈值，thdi减小电路10a可以通过将控制信号的接通时间设置成不超过阈值接通时间来调整控制信号13的占空比(92)。换句话说，将控制信号接通时间限制为不超过阈值接通时间等效于钳位占空比。如关于图9a和图9b所描述的，限制或钳位占空比可以减小电感器输出处的电流尖峰，并且减小thdi。thdi减小电路10a可以不改变控制信号13，而是thdi减小电路10a可以将控制信号13作为输入并且输出将控制信号接通时间限制为不超过阈值接通时间的经修改的控制信号15(92)。

响应于确定ac输入信号未超过电压阈值，thdi减小电路10a的dmax扩展元件52可以通过将控制信号的接通时间扩展预定接通时间量来调整控制信号13的占空比(94)。如关于图8a至图8c所描述的，dmax扩展元件52可以扩展占空比，即将控制信号的接通时间扩展预定时间量。在图8a至图8c的示例中，预定扩展时间量是占空比的2％。

可以确保经修改的控制信号15的占空比的上升沿消隐元件54包括至少预定关断时间(94)。在图8a至图8c的示例中，预定关断时间是占空比的3％。以这种方式，thdi减小电路可以避免来自过量电感器电流的损坏并且允许包括电流感测变压器的电路重置。

在一个或更多个示例中，上面所描述的功能可以以硬件、软件、固件或其任何组合来实现。例如，图4和图5的各种部件例如thdi定时器元件68可以以硬件、软件、固件或其任何组合来实现。如果以软件实现，则所述功能可以作为一个或更多个指令或代码存储在计算机可读介质上或者通过计算机可读介质传输，并且由基于硬件的处理单元执行。计算机可读介质可以包括对应于有形介质例如数据存储介质的计算机可读存储介质、或者包括有助于将计算机程序例如根据通信协议从一个地方传送至另一地方的任何介质的通信介质。以这种方式，计算机可读介质通常可以对应于(1)非暂态的有形计算机可读存储介质或者(2)通信介质例如信号或载波。数据存储介质可以是可以由一个或更多个计算机或者一个或更多个处理器访问以检索用于实现本公开内容中描述的技术的指令、代码和/或数据结构的任何可用介质。计算机程序产品可以包括计算机可读介质。

作为示例而非限制，这样的计算机可读存储介质可以包括ram、rom、eeprom、cd-rom或其他光盘存储器、磁盘存储器或其他磁存储设备、闪存或者可以用于以指令或数据结构的形式存储所需程序代码并且可以由计算机访问的任何其他介质。而且，任何连接都适当地被称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线路(dsl)或者无线技术例如红外线、无线电和微波从网站、服务器或其他远程源传输指令，则同轴电缆、光纤电缆、双绞线、dsl或者无线技术例如红外线、无线电和微波包括在介质的定义中。然而，应该理解的是，计算机可读存储介质和数据存储介质不包括连接、载波、信号或其他暂态介质，而是涉及非暂态有形存储介质。本文中使用的磁盘和光盘包括压缩盘(cd)、激光盘、光盘、数字通用光盘(dvd)、软盘和蓝光光盘，其中，磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。上述的组合也应包括在计算机可读介质的范围内。

指令可以由一个或更多个处理器例如一个或更多个dsp、通用微处理器、asic、fpga或其他等效的集成或分立逻辑电路执行。因此，如本文中使用的术语“处理器”例如数字pfc级控制器70或微控制器60中的一个或更多个处理器可以指任何前述结构或者适合于实现本文所描述的技术的任何其他结构。另外，在一些方面中，本文所描述的功能可以设置在被配置用于编码和解码的专用硬件和/或软件模块内、或者包括在组合的编解码器中。而且，所述技术可以在一个或更多个电路或逻辑元件中完全实现。

本公开内容的技术可以在包括集成电路(ic)或一组ic(例如，芯片组)的各种设备或装置中实现。在本公开内容中描述了各种部件、模块或单元以强调被配置成执行所公开的技术的设备的功能方面，但是不一定需要由不同的硬件单元实现。而是，如上所述，各种单元可以组合在硬件单元中，或者由一组互操作的硬件单元(包括如上所述的一个或更多个处理器)结合合适的软件和/或固件来提供。

示例1.一种电路，包括：最大占空比(dmax)扩展元件以及操作性地耦接至dmax扩展元件的上升沿消隐元件，其中，dmax扩展元件被配置成调整控制信号的第一开关周期的占空比，以及上升沿消隐元件被配置成消隐控制信号的第二开关周期的上升沿，其中：第二开关周期是第一开关周期之后的下一个开关周期，以及上升沿消隐元件使控制信号包括至少预定关断时间。

示例2.根据示例1所述的电路，还包括高线检测元件，其操作性地耦接至dmax扩展元件、上升沿消隐元件和ac输入信号，其中，高线检测元件：被配置成确定ac输入信号中的电压是否超过电压阈值，以及响应于确定ac输入信号中的电压超过电压阈值，高线检测元件使上升沿消隐元件通过限制第一开关周期和第二开关周期的占空比来调整占空比。

示例3.根据示例1至2中任一个或其任意组合所述的电路，其中，响应于确定ac输入信号中的电压未超过电压阈值，高线检测元件使dmax扩展元件通过扩展第一开关周期和第二开关周期的占空比来调整占空比。

示例4.根据示例1至3的任意组合所述的电路，其中，预定关断时间被配置成在与第一开关周期的结束基本相同的时间处开始。

示例5.根据示例1至4的任意组合所述的电路，其中，关断时间是逻辑低信号。

示例6.根据示例1至5的任意组合所述的电路，其中，dmax扩展元件和上升沿消隐元件使用模拟电路部件来实现。

示例7.根据示例1至6的任意组合所述的电路，其中，dmax扩展元件和上升沿消隐元件使用微控制器来实现。

示例8.根据示例1至7的任意组合所述的电路，其中，dmax扩展元件和上升沿消隐元件使用数字处理电路来实现。

示例9.根据示例1至8的任意组合所述的电路，其中，所述电路还包括非暂态计算机可读存储介质，其中，数字处理电路操作性地耦接至计算机可读存储介质，以及其中，计算机可读存储介质包括用于数字处理电路的指令。

示例10.一种电路，包括：驱动电路，其中，驱动电路被配置成向功率因数校正(pfc)级输出信号；以及总谐波失真(thdi)减小电路，其操作性地耦接至驱动电路，其中，thdi电路的输出被配置成调节由驱动电路输出的信号，thdi减小电路包括：最大占空比(dmax)扩展元件，其被配置成调整控制信号的第一开关周期的占空比；以及上升沿消隐元件，其操作性地耦接至dmax扩展元件，其中：上升沿消隐元件被配置成消隐控制信号的第二开关周期的上升沿，其中：第二开关周期是第一开关周期之后的下一个开关周期；以及上升沿消隐元件使控制信号包括至少预定关断时间。

示例11.根据示例10所述的电路，还包括数字pfc级控制器，其被配置成输出控制信号。

示例12.根据示例10至11的任意组合所述的电路，还包括thdi定时器元件，其操作性地耦接至dmax扩展元件和上升沿消隐元件，其中，thdi定时器元件被配置成设置dmax扩展元件扩展第一开关周期的占空比的扩展时间量，并且被配置成设置上升沿消隐元件消隐第二开关周期的上升沿的消隐时间量。

示例13.根据示例10至12的任意组合所述的电路，还包括pfc控制器，其操作性地耦接至thdi减小电路并且被配置成输出控制信号。

示例14.根据示例10至13的任意组合所述的电路，还包括高线检测元件，其操作性地耦接至dmax扩展元件、上升沿消隐元件和ac输入信号，其中，高线检测元件：被配置成确定ac输入信号中的电压是否超过电压阈值，以及响应于确定ac输入信号中的电压超过电压阈值，高线检测元件使上升沿消隐元件限制第一开关周期和第二开关周期的占空比。

示例15.根据示例10至14的任意组合所述的电路，其中，响应于确定ac输入信号中的电压未超过电压阈值，高线检测元件使dmax扩展元件通过扩展第一开关周期的占空比来调整占空比。

示例16.根据示例10至15的任意组合所述的电路，其中，dmax扩展元件和上升沿消隐元件使用模拟电路部件来实现。

示例17.一种方法，包括：确定交流电流(ac)输入信号的电压是否超过电压阈值；响应于确定ac输入信号超过电压阈值，通过将控制信号的接通时间设置成不大于阈值接通时间来调整控制信号的占空比；响应于确定ac输入信号未超过电压阈值，通过将控制信号的接通时间扩展预定接通时间量来调整控制信号的占空比，其中，控制信号的占空比包括至少预定关断时间。

示例18.根据示例17所述的方法，其中，在功率因数校正(pfc)级处接收ac输入信号和控制信号，并且pfc控制器生成控制信号。

示例19.根据示例17至18的任意组合所述的方法，其中，电压阈值为180伏。

示例20.根据示例17至19的任意组合所述的方法，其中，预定关断时间被配置成在与预定接通时间量的结束基本相同的时间处开始。

已经描述了本公开内容的各种示例。这些示例和其他示例在所附权利要求的范围内。