功率器件和电器的制作方法

本实用新型涉及电器技术领域，特别涉及一种功率器件和一种具有该功率器件的电器。

背景技术：

智能功率模块，即IPM(Intelligent Power Module)，是一种将电力电子和集成电路技术结合的功率驱动类产品(功率器件)。智能功率模块把功率开关器件(如GaN(氮化镓) 器件或Si(硅)器件)和高压集成电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。智能功率模块一方面接收MCU(Micro Controller Unit，微控制单元)的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回MCU。与传统分立方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动、变频家电的一种理想电力电子器件。

实际应用中，随着对系统能耗要求的不断提高，特别是在空调行业，智能功率模块的功耗成为变频空调的变频电控功耗主要来源，如何降低智能功率模块的功耗成为影响智能功率模块乃至变频空调进一步推广应用的重要课题。通过GaN器件替代Si器件是降低智能功率模块功耗的有效途径，但是随之也带来了新的问题，因为GaN器件和Si器件的阈值电压不同，一般来说，GaN器件的阈值电压低于Si器件，如果采用同一款高压集成电路进行驱动，势必造成GaN器件的栅极被击穿，但如果使用不同的高压集成电路进行驱动，则会造成生产过程中的物料组织的困难，有混料风险，相应地也提高了智能功率模块的成本，并且，如果为了保证GaN器件不被击穿，驱动Si器件的高压集成电路需使用更低的电压进行供电，这样势必造成整个Si智能功率模块的功耗提高，甚至造成Si器件不能工作，为免顾此失彼，并且，如果通过修改外围电路而使用更低电压给驱动GaN器件的高压集成电路供电，对于当前使用的高压集成电路而言，这个电压也会低至造成高压集成电路不能正常工作，不具备通用性。

技术实现要素：

本实用新型通过提供一种具有高适应性的功率器件的解决方案，提高了硅智能功率模块和氮化镓智能功率模块的适配性，使硅智能功率模块和氮化镓智能功率模块的性能得到发挥。

本实用新型提供了一种功率器件，包括：SS输入端；第一上桥臂开关管至第三上桥臂开关管和第一下桥臂开关管至第三下桥臂开关管；均与所述SS输入端相连且分别驱动所述第一上桥臂开关管至第三上桥臂开关管的UH驱动电路、VH驱动电路和WH驱动电路，其中，所述UH驱动电路与第一上桥臂开关管相连，所述VH驱动电路与第二上桥臂开关管相连，所述WH驱动电路与第三上桥臂开关管相连；与所述SS输入端相连且驱动所述第一下桥臂开关管至第三下桥臂开关管的UL/VL/WL驱动电路，所述UL/VL/WL驱动电路分别与所述第一下桥臂开关管至第三下桥臂开关管相连。

其中，当所述SS端为高电平时，所述UH驱动电路、所述VH驱动电路、所述WH驱动电路、所述UL/VL/WL驱动电路输出第一电压范围的高低电平信号，当所述SS端为低电平时，所述UH驱动电路、所述VH驱动电路、所述WH驱动电路、所述UL/VL/WL驱动电路输出第二电压范围的高低电平信号，当所述第一上桥臂开关管至第三上桥臂开关管和所述第一下桥臂开关管至第三下桥臂开关管为Si器件时，将所述SS输入端设置为低电平，当所述第一上桥臂开关管至第三上桥臂开关管和所述第一下桥臂开关管至第三下桥臂开关管为GaN器件时，将所述SS输入端设置为高电平。

其中，所述第一电压范围为0～3V，所述第二电压范围为0～15V。

具体地，所述UH驱动电路、VH驱动电路或WH驱动电路包括：第一输入子电路，所述第一输入子电路与SS输入端相连，所述第一输入子电路具有第一输出端、第二输出端和第三输出端，其中，当所述SS输入端为低电平时，所述第一输出端和第二输出端输出触发脉冲，当所述SS输入端为高电平时，所述第一输出端、第二输出端和所述第三输出端输出触发脉冲；第一开关管至第三开关管，所述第一开关管与所述第一输出端相连，所述第二开关管与所述第二输出端相连，所述第三开关管与所述第三输出端相连；第一电压输出子电路，所述第一电压输出子电路分别与所述第一开关管至第三开关管相连，所述第一电压输出子电路在所述第三开关管未导通时输出第二电压范围的高低电平信号，以及在所述第三开关管导通时输出第一电压范围的高低电平信号。

进一步地，所述第一电压输出子电路包括：与所述第一开关管和第二开关管相连的锁存及降压模块；第一切换模块，所述第一切换模块分别与所述锁存及降压模块和电源相连；与所述第三开关管相连的锁存模块，所述锁存模块对所述第一切换模块进行控制，当所述第三开关管未导通时将所述电源作为所述电压输出子电路的输出电压，当所述第三开关管导通时，将所述锁存及降压模块的输出电压作为所述电压输出子电路的输出电压。

具体地，所述UL/VL/WL驱动电路包括：第二输入子电路，所述第二输入子电路包括第一输出端至第四输出端，其中，当所述SS输入端为低电平时，所述第一输出端至第三输出端输出触发脉冲，当所述SS输入端为高电平时，所述第一输出端至第四输出端输出触发脉冲；降压子电路，所述降压子电路将电源电压降压至所述第一电压范围；与所述第二输入子电路和所述降压子电路相连的第二电压输出子电路，其中，当第一输出端至第三输出端输出触发脉冲时，所述第二电压输出子电路输出第二电压范围的高低电平信号，当所述第一输出端至第四输出端输出触发脉冲时，所述第二电压输出子电路输出第一电压范围的高低电平信号。

进一步地，所述第二电压输出子电路包括：分别与所述第二输入子电路的第一输出端至第三输出端相连的UL输出模块、VL输出模块和WL输出模块；分别与所述UL输出模块、VL输出模块和WL输出模块相连的第二切换模块至第四切换模块，其中，所述第二切换模块至第四切换模块根据所述第二输入子电路的第四输出端选择电源电压或所述降压子电路的输出电压作为所述第二电压输出子电路的输出电压。

本实用新型的一个或多个技术方案，至少具有如下技术效果或优点：

本实用新型实施例的功率器件的供电电压为15V不变，外围电路不需要进行修改，高压集成电路的功耗没有发生本质增加；驱动GaN器件和驱动Si器件为同一高压集成电路，生产过程中没有混料风险，便于物料组织，降低物料成本；驱动GaN器件使用3V的电压，驱动Si器件使用15V的电压，使GaN器件和Si器件的导通过程都处于完全导通状态的同时也不会对其造成击穿，使各自性能得到发挥，提高了硅智能功率模块和氮化镓智能功率模块的适配性。

附图说明

图1a为相关技术中智能功率模块的电路结构图；

图1b为相关技术中智能功率模块实际工作时的推荐电路结构图；

图2为本实用新型实施例的功率器件的电路结构图；

图3a至图3e为本实用新型一些具体实施例的开关管的示意图；

图4a为本实用新型一个具体实施例的UH驱动电路的示意图；以及

图4b为本实用新型一个具体实施例的UL/VL/WL驱动电路的示意图。

具体实施方式

在介绍本实用新型实施例之前，先结合图1a和图1b介绍下相关技术中的功率器件如智能功率模块100。

参照图1a，智能功率模块100中HVIC(High Voltage Integrated Circuit，高压集成电路) 管111的供电电源正端VCC作为智能功率模块100的低压区供电电源正端VDD，VDD一般为15V；HVIC管111的HIN1端作为智能功率模块100的U相上桥臂输入端UHIN，在 HVIC管111内部与UH驱动电路101的输入端相连；HVIC管111的HIN2端作为智能功率模块100的V相上桥臂输入端VHIN，在HVIC管111内部与VH驱动电路102的输入端相连；HVIC管111的HIN3端作为智能功率模块100的W相上桥臂输入端WHIN，在 HVIC管111内部与WH驱动电路103的输入端相连；HVIC管111的LIN1端作为智能功率模块100的U相下桥臂输入端ULIN，在HVIC管111内部与UL驱动电路104的输入端相连；HVIC管111的LIN2端作为智能功率模块100的V相下桥臂输入端VLIN，在HVIC 管111内部与VL驱动电路105的输入端相连；HVIC管111的LIN3端作为智能功率模块 100的W相下桥臂输入端WLIN，在HVIC管111内部与WL驱动电路106的输入端相连；在此，智能功率模块100的U、V、W三相的六路输入端均接收0V或5V的输入信号；HVIC 管111的GND端作为智能功率模块100的低压区供电电源负端COM，并与UH驱动电路 101、VH驱动电路102、WH驱动电路103、UL驱动电路104、VL驱动电路105、WL驱动电路106的低压区供电电源负端相连。

HVIC管111的VB1端在HVIC管111内部与UH驱动电路101的高压区供电电源正端相连，在HVIC管111外部连接电容131的一端，并作为智能功率模块100的U相高压区供电电源正端UVB；HVIC管111的HO1端在HVIC管111内部与UH驱动电路101的输出端相连，在HVIC管111外部与U相上桥臂IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)管121的栅极相连；HVIC管111的VS1端在HVIC管111内部与 UH驱动电路101的高压区供电电源负端相连，在HVIC管111外部与IGBT管121的射极、 FRD(Fast Recovery Diode，快恢复二极管)管141的阳极、U相下桥臂IGBT管124的集电极、FRD管144的阴极、电容131的另一端相连，并作为智能功率模块100的U相高压区供电电源负端UVS。

HVIC管111的VB2端在HVIC管111内部与VH驱动电路102的高压区供电电源正端相连，在HVIC管111外部连接电容132的一端，作为智能功率模块100的V相高压区供电电源正端VVB；HVIC管111的HO2端在HVIC管111内部与VH驱动电路102的输出端相连，在HVIC管111外部与V相上桥臂IGBT管122的栅极相连；HVIC管111的 VS2端在HVIC管111内部与VH驱动电路102的高压区供电电源负端相连，在HVIC管 111外部与IGBT管122的射极、FRD管142的阳极、V相下桥臂IGBT管125的集电极、 FRD管145的阴极、电容132的另一端相连，并作为智能功率模块100的W相高压区供电电源负端VVS。

HVIC管111的VB3端在HVIC管111内部与WH驱动电路103的高压区供电电源正端相连，在HVIC管111外部连接电容133的一端，作为智能功率模块100的W相高压区供电电源正端WVB；HVIC管111的HO3端在HVIC管111内部与WH驱动电路103的输出端相连，在HVIC管111外部与W相上桥臂IGBT管123的栅极相连；HVIC管111的 VS3端在HVIC管111内部与WH驱动电路103的高压区供电电源负端相连，在HVIC管 111外部与IGBT管123的射极、FRD管143的阳极、W相下桥臂IGBT管126的集电极、 FRD管146的阴极、电容133的另一端相连，并作为智能功率模块100的W相高压区供电电源负端WVS。

HVIC管111的LO1端在HVIC管111内部与UL驱动电路104的输出端相连，在HVIC 管111外部与U相下桥臂IGBT管124的栅极相连；HVIC管111的LO2端在HVIC管111 内部与VL驱动电路105的输出端相连，在HVIC管111外部与V相下桥臂IGBT管125 的栅极相连；HVIC管111的LO3端在HVIC管111内部与WL驱动电路106的输出端相连，在HVIC管111外部与W相下桥臂IGBT管126的栅极相连；IGBT管124的射极与 FRD管144的阳极相连，并作为智能功率模块100的U相低电压参考端UN；IGBT管125 的射极与FRD管145的阳极相连，并作为智能功率模块100的V相低电压参考端VN；IGBT 管126的射极与FRD管146的阳极相连，并作为智能功率模块100的W相低电压参考端 WN；IGBT管121的集电极、FRD管141的阴极、IGBT管122的集电极、FRD管142的阴极、IGBT管123的集电极、FRD管143的阴极相连，并作为智能功率模块100的高电压输入端P，P一般接300V。

HVIC管111的作用是：

VCC为HVIC管111的供电电源正端，GND为HVIC管111的供电电源负端；VCC-GND 电压一般为15V；VB1和VS1分别为U相高压区的电源的正极和负极，HO1为U相高压区的输出端；VB2和VS2分别为V相高压区的电源的正极和负极，HO2为V相高压区的输出端；VB3和VS3分别为W相高压区的电源的正极和负极，HO3为W相高压区的输出端；LO1、LO2、LO3分别为U相、V相、W相低压区的输出端。

将输入端HIN1、HIN2、HIN3和LIN1、LIN2、LIN3的0或5V的逻辑输入信号分别传到输出端HO1、HO2、HO3和LO1、LO2、LO3，其中HO1是VS1或VS1+15V的逻辑输出信号、HO2是VS2或VS2+15V的逻辑输出信号、HO3是VS3或VS3+15V的逻辑输出信号，LO1、LO2、LO3是0或15V的逻辑输出信号；同一相的输入信号不能同时为高电平，即HIN1和LIN1、HIN2和LIN2、HIN3和LIN3不能同时为高电平。

智能功率模块100实际工作时的推荐电路如图1b所示：

UVB与UVS间外接电容135；VVB与VVS间外接电容136；WVB与WVS间外接电容137；在此，电容131、132、133主要起滤波作用，电容135、136、137主要起存储电量作用；UN、VN、WN和MCU管200的Pin7相连并接电阻138的一端；电阻138的另一端接COM；MCU管200的Pin1与智能功率模块100的UHIN端相连；MCU管200的 Pin2与智能功率模块100的VHIN端相连；MCU管200的Pin3与智能功率模块100的WHIN 端相连；MCU管200的Pin4与智能功率模块100的ULIN端相连；MCU管200的Pin5 与智能功率模块100的VLIN端相连；MCU管200的Pin6与智能功率模块100的WLIN 端相连。

以U相为例说明智能功率模块100的工作状态：

1、当MCU管200的Pin4发出高电平信号时，MCU管200的Pin1必须发出低电平信号，信号使LIN1为高电平、HIN1为低电平，此时，LO1输出高电平，而HO1输出低电平，从而IGBT管124导通，而IGBT管121截止，VS1电压约为0V；FRD管144正向偏置，VCC通过IGBT管124向电容131及电容135充电，当LIN1为高电平的持续时间足够长或使电容131及电容135充电前的剩余电量足够多时，VB1对VS1获得接近15V的电压；

2、当MCU管200的Pin1发出高电平信号时，MCU管200的Pin4必须发出低电平信号，信号使LIN1为低电平、HIN1为高电平，此时，LO1输出低电平，而HO1输出高电平，从而IGBT管124截止，而IGBT管121导通，VS1电压约为300V，VB1电压被抬高到315V左右，通过电容131及电容135的电量，维持U相高压区工作，如果HIN1为高电平的持续时间足够短或电容131及电容135存储的电量足够多，则VB1对VS1在U相高压区工作过程中的电压可保持在14V以上。

实际应用中，随着对系统能耗要求的不断提高，特别是在空调行业，智能功率模块的功耗成为变频空调的变频电控功耗主要来源，如何降低智能功率模块功耗成为了影响智能功率模块乃至变频空调进一步推广应用的重要课题。通过GaN器件替代Si器件是降低智能功率模块功耗的有效途径，但是随之也带来了新的问题，因为GaN器件和Si器件的阈值电压不同，一般来说，GaN器件的阈值电压低于Si器件，如果采用同一款HVIC进行驱动，势必造成GaN器件的栅极被击穿，但如果使用不同的HVIC进行驱动，则会造成生产过程中的物料组织的困难，有混料风险，相应地也提高了智能功率模块的成本，并且，如果为了保证GaN器件不被击穿，驱动Si器件的HVIC需使用更低的电压进行供电，这样势必造成整个Si智能功率模块的功耗提高，甚至造成Si器件不能工作，为免顾此失彼，并且，如果通过修改外围电路而使用更低电压给驱动GaN器件的HVIC管供电，对于当前使用的 HVIC而言，这个电压也会低至造成HVIC不能正常工作，不具备通用性。

为此，本实用新型提出了一种具有高适应性的功率器件，能够提高硅智能功率模块和氮化镓智能功率模块的适配性，使硅智能功率模块和氮化镓智能功率模块的导通过程都处于完全导通状态的同时也不会对其造成击穿，使各自性能得到发挥。

为了更好的理解上述技术方案，下面将参照附图更详细地描述本实用新型的示例性实施例。虽然附图中显示了本实用新型的示例性实施例，然而应当理解，可以以各种形式实现本实用新型而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本实用新型，并且能够将本实用新型的范围完整的传达给本领域的技术人员。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

图2为本实用新型实施例的功率器件的电路结构图。

如图2所示，该功率器件4100，包括：SS输入端、第一上桥臂开关管至第三上桥臂开关管4121、4122和4123、第一下桥臂开关管至第三下桥臂开关管4124、4125和4126、均与SS输入端相连且分别驱动第一上桥臂开关管至第三上桥臂开关管4121、4122和4123 的UH驱动电路4101、VH驱动电路4102和WH驱动电路4103、以及与SS输入端相连且驱动第一下桥臂开关管至第三下桥臂开关管4124、4125和4126的UL/VL/WL驱动电路 4104。其中，UH驱动电路4101与第一上桥臂开关管4121相连，VH驱动电路4102与第二上桥臂开关管4122相连，WH驱动电路4103与第三上桥臂开关管4123相连。

具体地，参见图2，将UH驱动电路4101、VH驱动电路4102、WH驱动电路4103和 UL/VL/WL驱动电路4104集成在HVIC管4111内部，HVIC管4111的VCC端作为功率器件4100的低压区供电电源正端VDD，VDD一般为15V；在HVIC管4111内部，VCC端与UH驱动电路4101、VH驱动电路4102、WH驱动电路4103和UL/VL/WL驱动电路4104 的供电电源正端相连。

HVIC管4111的HIN1端作为功率器件4100的U相上桥臂输入端UHIN，在HVIC管 4111内部与UH驱动电路4101的输入端相连；HVIC管4111的HIN2端作为功率器件4100 的V相上桥臂输入端VHIN，在HVIC管4111内部与VH驱动电路4102的输入端相连； HVIC管4111的HIN3端作为功率器件4100的W相上桥臂输入端WHIN，在HVIC管4111 内部与WH驱动电路4103的输入端相连；HVIC管4111的LIN1端作为功率器件4100的 U相下桥臂输入端ULIN，在HVIC管4111内部与UL/VL/WL驱动电路4104的第一输入端相连；HVIC管4111的LIN2端作为功率器件4100的V相下桥臂输入端VLIN，在HVIC 管4111内部与UL/VL/WL驱动电路4104的第二输入端相连；HVIC管4111的LIN3端作为功率器件4100的W相下桥臂输入端WLIN，在HVIC管4111内部与UL/VL/WL驱动电路4104的第三输入端相连；在此，功率器件4100的U、V、W三相的六路输入端接收0V 或5V的输入信号；HVIC管4111的GND端作为功率器件100的低压区供电电源负端COM，并与UH驱动电路4101、VH驱动电路4102、WH驱动电路4103、UL/VL/WL驱动电路4104 供电电源负端相连。

HVIC管4111的VB1端在HVIC管4111内部与UH驱动电路4101的高压区供电电源正端相连，在HVIC管4111外部连接电容4131的一端，并作为功率器件4100的U相高压区供电电源正端UVB；HVIC管4111的HO1端在HVIC管4111内部与UH驱动电路4101 的输出端相连，在HVIC管4111外部与U相上桥臂开关管4121的控制极相连；HVIC管 4111的VS1端在HVIC管4111内部与UH驱动电路4101的高压区供电电源负端相连，在 HVIC管4111外部与U相上桥臂开关管4121的输出负极、U相下桥臂开关管4124的输出正极、电容4131的另一端相连，并作为功率器件4100的U相高压区供电电源负端UVS。

HVIC管4111的VB2端在HVIC管4111内部与VH驱动电路4102的高压区供电电源正端相连，在HVIC管4111外部连接电容4132的一端，作为功率器件4100的U相高压区供电电源正端VVB；HVIC管4111的HO2端在HVIC管4111内部与VH驱动电路4102 的输出端相连，在HVIC管4111外部与V相上桥臂开关管4122的控制极相连；HVIC管 4111的VS2端在HVIC管4111内部与VH驱动电路4102的高压区供电电源负端相连，在 HVIC管4111外部与上桥臂开关管4122的输出负极、V相下桥臂开关管4125的输出正极、电容4132的另一端相连，并作为功率器件4100的W相高压区供电电源负端VVS。

HVIC管4111的VB3端在HVIC管4111内部与WH驱动电路4103的高压区供电电源正端相连，在HVIC管4111外部连接电容4133的一端，作为功率器件4100的W相高压区供电电源正端WVB；HVIC管4111的HO3端在HVIC管4111内部与WH驱动电路4103 的输出端相连，在HVIC管4111外部与W相上桥臂开关管4123的控制极相连；HVIC管 4111的VS3端在HVIC管4111内部与WH驱动电路4103的高压区供电电源负端相连，在 HVIC管4111外部与开关管4123的输出负极、W相下桥臂开关管4126的输出正极、电容 4133的另一端相连，并作为功率器件4100的W相高压区供电电源负端WVS。

HVIC管4111的LO1端与U相下桥臂开关管4124的控制极相连；HVIC管4111的LO2 端与V相下桥臂开关管4125的控制极相连；HVIC管4111的LO3端与W相下桥臂开关管 4126的控制极相连；U相下桥臂开关管4124的输出负极作为功率器件4100的U相低电压参考端UN；V相下桥臂开关管4125的输出负极作为功率器件4100的V相低电压参考端 VN；W相下桥臂开关管4126的输出负极作为功率器件4100的W相低电压参考端WN。

U相上桥臂开关管4121的输出正极、V相上桥臂开关管4122的输出正极、W相上桥臂开关管4123的输出正极相连，并作为功率器件4100的高电压输入端P，P一般接300V。在此，VDD的供电电压为15V。

HVIC管4111的作用是：

1、当SS输入端为高电平时，HO1～HO3、LO1～LO3输出0～3V的高低电平信号，即言，当SS输入端为高电平时，UH驱动电路4101、VH驱动电路4102、WH驱动电路4103和UL/VL/WL驱动电路4104输出第一电压范围的高低电平信号，其中，第一电压范围为0～3V。

2、当SS输入端为低电平时，HO1～HO3、LO1～LO3输出0～15V的高低电平信号，即言，当SS输入端为低电平时，UH驱动电路4101、VH驱动电路4102、WH驱动电路4103 和UL/VL/WL驱动电路4104输出第二电压范围的高低电平信号，其中，第二电压范围为 0～15V。

在本实用新型的实施例中，开关管4121～4126可以是IGBT管(即，Si器件)和FRD 管并联的组合，也可以是IGBT管和GaN SBD(Schottky Barrier Diode，肖特基二极管)管的组合，也可以是GaN MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)管(即， GaN器件)，也可以是GaN MOS管和FRD管的组合，也可以是GaN MOS管和GaN SBD 管的组合，具体可根据实际需要进行选择，这里不做具体限制。

根据本实用新型的一个实施例，当第一上桥臂开关管至第三上桥臂开关管4121、4122、 4123和第一下桥臂开关管至第三下桥臂开关管4124、4125、4126为Si器件时，将SS输入端设置为低电平；当第一上桥臂开关管至第三上桥臂开关管4121、4122和4123和第一下桥臂开关管至第三下桥臂开关管4124、4125和4126为GaN器件时，将SS输入端设置为高电平。

由此，本实用新型实施例的功率器件的供电电压为15V不变，外围电路不需要进行修改，HVIC管的功耗没有发生本质增加；驱动GaN器件和驱动Si器件为同一HVIC管，生产过程中没有混料风险，便于物料组织，降低物料成本；驱动GaN器件使用3V的电压，驱动Si器件使用15V的电压，使GaN器件和Si器件的导通过程都处于完全导通状态的同时也不会对其造成击穿，使各自性能得到发挥，提高了硅智能功率模块和氮化镓智能功率模块的适配性。此与传统Si器件完全兼容的GaN器件解决方案对于功率器件的升级换代、功率器件的推广应用、变频家电特别是变频空调的节能都有重要作用。

下面结合具体实施例对本实用新型的内容进一步说明。

图3a～图3d是不同的开关管的组合方式，因为开关管4121～4126结构完全一致，以U 相上桥臂开关管4121为例进行说明：

图3a展示的是Si IGBT和Si FRD的组合方式：Si IGBT管41211的集电极与Si FRD 管41212的阴极相连，并作为U相上桥臂开关管4121的输出正极；Si IGBT管41211的发射极与Si FRD管41212的阳极相连，并作为U相上桥臂开关管4121的输出负极；Si IGBT 管41211的栅极作为U相上桥臂开关管4121的控制极。

图3b展示的是Si IGBT和GaN SBD的组合方式：Si IGBT管41211的集电极与GaN SBD 管41212的阴极相连，并作为U相上桥臂开关管4121的输出正极；Si IGBT管41211的发射极与GaN SBD管41212的阳极相连，并作为U相上桥臂开关管4121的输出负极；Si IGBT 管41211的栅极作为U相上桥臂开关管4121的控制极。

图3c展示的是GaN MOS的方式：GaN MOS管41211的漏极作为U相上桥臂开关管 4121的输出正极；GaN MOS管41211的源极作为U相上桥臂开关管4121的输出负极；GaN MOS管41211的栅极作为U相上桥臂开关管4121的控制极。

图3d展示的是GaN MOS和Si FRD的组合方式：GaN MOS管41211的漏极与Si FRD 管41212的阴极相连，并作为U相上桥臂开关管4121的输出正极；GaN MOS管41211的源极与Si FRD管41212的阳极相连，并作为U相上桥臂开关管4121的输出负极；GaN MOS 管41211的栅极作为U相上桥臂开关管4121的控制极。

图3e展示的是GaN MOS和GaN SBD的组合方式：GaN MOS管41211的漏极与GaN SBD管41212的阴极相连，并作为U相上桥臂开关管4121的输出正极；GaN MOS管41211 的源极与GaN SBD管41212的阳极相连，并作为U相上桥臂开关管4121的输出负极；Si IGBT管41211的栅极作为U相上桥臂开关管4121的控制极。

图4a和图4b展示的是上桥和下桥驱动电路的实施例，因为UH驱动电路4101、VH 驱动电路4102、WH驱动电路4103的结构完全相同，所以以UH驱动电路4101为例在图 4a说明其结构，而图4b说明的是UL/VL/WL驱动电路4104的结构。

下面先结合图4a说明UH驱动电路4101、VH驱动电路4102或WH驱动电路4103的结构。

参照图4a，UH驱动电路4101、VH驱动电路4102或WH驱动电路4103包括：第一输入子电路41011，第一输入子电路41011与SS输入端相连，第一输入子电路41011具有第一输出端、第二输出端和第三输出端，其中，当SS输入端为低电平时，第一输出端和第二输出端输出触发脉冲，当SS输入端为高电平时，第一输出端、第二输出端和第三输出端输出触发脉冲；第一开关管至第三开关管41012、41013和41014，第一开关管41012与第一输出端相连，第二开关管41013与第二输出端相连，第三开关管41014与第三输出端相连；第一电压输出子电路41019，第一电压输出子电路41019分别与第一开关管至第三开关管41012、41013和41014相连，第一电压输出子电路41019在第三开关管41014未导通时输出第二电压范围的高低电平信号，以及在第三开关管41014导通时输出第一电压范围的高低电平信号。

继续参照图4a，第一电压输出子电路41019包括：锁存及降压模块41016、第一切换模块41018、锁存模块41015。

其中，锁存及降压模块41016与第一开关管41012和第二开关管41013相连，第一切换模块41018分别与锁存及降压模块41016和电源相连，锁存模块41015与第三开关管 41014相连，锁存模块41015对第一切换模块41018进行控制，当第三开关管41014未导通时，将电源作为第一电压输出子电路41019的输出电压，当第三开关管41014导通时，将锁存及降压模块41016的输出电压作为第一电压输出子电路41019的输出电压。

具体而言，如图4a所示：在UH驱动电路4101内部，VCC与第一输入子电路41011 的供电电源正端相连，HIN1与第一输入子电路41011的输入端相连，SS输入端与第一输入子电路41011的控制端相连，第一输入子电路41011的第一输出端与第一开关管(如高压DMOS管)41012的栅极相连，第一输入子电路41011的第二输出端与第二开关管(高压DMOS管)41013的栅极相连，第一输入子电路41011的第三输出端与第三开关管(高压DMOS管)41014的栅极相连，GND与第一输入子电路41011的供电电源负端、第一开关管41012的衬底和源极、第二开关管41013的衬底和源极、第三开关管41014的衬底和源极相连。

第一开关管41012的漏极与锁存及降压模块41016的第一输入端相连，第二开关管 41013的漏极与锁存及降压模块41016的第二输入端相连，第三开关管41014的漏极与锁存模块41015的输入端相连，锁存及降压模块41016的第一输出端与第一切换模块(如，模拟开关)41018的1选择端相连，锁存及降压模块41016的第二输出端与第一输出子电路41017的输入端相连，锁存模块41015的输出端与第一切换模块41018的控制端相连，第一切换模块41018的固定端与第一输出子电路41017的供电电源正端相连，VB1与锁存模块41015的供电电源正端、锁存与降压电路41016的供电电源正端、第一切换模块41018 的0选择端相连，VS1与锁存模块41015的供电电源负端、锁存与降压电路41016的供电电源负端、第一输出子电路41017的供电电源负端相连，HO1与第一输出子电路41017的输出端相连。

第一输入子电路41011的作用是：

在第一输入子电路41011输入端信号的上升沿时，第一输入子电路41011的第一输出端输出一个脉冲宽度为300ns左右的脉冲信号；在第一输入子电路41011输入端信号的下降沿时，第一输入子电路41011的第二输出端输出一个脉冲宽度为300ns左右的脉冲信号；在第一输入子电路41011的SS端为高电平时，在第一输入子电路41011的第三输出端输出一个脉冲宽度为300ns左右的脉冲信号。

锁存模块41015的作用是：

在锁存模块41015输入端信号出现低电平时，锁存模块41015的输出端输出高电平，否则锁存模块41015的输出端输出低电平。

锁存及降压模块41016的作用是：

在锁存及降压模块41016的第一输入端出现低电平时，锁存及降压模块41016的第二输出端输出持续高电平；在锁存及降压模块41016的第二输入端出现低电平时，在锁存及降压模块41016的第一输出端输出持续低电平。也就是，将HIN1的信号在第一输入子电路41011两个输出端分解出的两个脉冲信号重新整合成完整的信号，并且，锁存及降压模块41016内部有降压电路，在锁存及降压模块41016的第二输出端输出对VS1为3V的电压。

第一输出子电路41017的作用是：

输出一个高电平时电压值与其供电电源正端一致、或者低电平时电压值与其供电电源负端一致的，相位与HIN1一致的信号。

在此，使用300ns的窄脉冲信号控制第一开关管至第三开关管41012、41013、41014，是为了通过缩短第一开关管至第三开关管41012、41013、41014的导通时间，降低其功耗。

其工作原理是：

HIN1的信号经过第一输入子电路41011后，分别在信号的上升沿和下降沿在第一输入子电路41011的第一输出端和第二输出端输出一个300ns的窄脉冲，该窄脉冲分别控制第一开关管41012和第二开关管41013导通300ns，使锁存及降压模块41016的第一输入端和第二输入端分别产生300ns的低电平，锁存及降压模块41016内部具有RS触发器等装置，使两个低电平信号被重新组合成完整的与HIN1同相的信号。

其中，当开关管中不存在GaN MOS管，SS输入端为低电平时，第一输入子电路41011 的第三输出端不会出现高电平脉冲，第三开关管41014不会导通，锁存模块41015的输入端不会出现低电平，则锁存模块41015的输出端保持低电平，第一输出子电路41017的供电电源正端保持与第一切换模块41018的0选择端相连，即与VB1相连，这样第一输出子电路41017输出0～15V的高低电平信号。

而当开关管中存在GaN MOS管，SS输入端为高电平时，第一输入子电路41011的第三输出端出现高电平脉冲，第三开关管41014出现300ns的导通，锁存模块41015的输入端出现300ns低电平，则锁存模块41015的输出端输出高电平，第一输出子电路41017的供电电源正端切换至与第一切换模块41018的1选择端相连，即与锁存及降压模块41016 的第一输出端相连，这样第一输出子电路41017输出0～3V的高低电平信号。

下面再结合图4b说明UL/VL/WL驱动电路4104的结构。

参照图4b，UL/VL/WL驱动电路4104包括：第二输入子电路41041、降压子电路41048 和第二电压输出子电路41049。其中，第二输入子电路41041包括第一输出端至第四输出端，其中，当SS输入端为低电平时，第一输出端至第三输出端输出触发脉冲，当SS输入端为高电平时，第一输出端至第四输出端输出触发脉冲。降压子电路41048将电源电压降压至第一电压范围。第二电压输出子电路41049与第二输入子电路41041和降压子电路 41048相连，其中，当第一输出端至第三输出端输出触发脉冲时，第二电压输出子电路41049 输出第二电压范围的高低电平信号，当第一输出端至第四输出端输出触发脉冲时，第二电压输出子电路41049输出第一电压范围的高低电平信号。

继续参照图4b，第二电压输出子电路41041包括：分别与第二输入子电路41041的第一输出端至第三输出端相连的UL输出模块41042、VL输出模块41043和WL输出模块 41044；分别与UL输出模块41042、VL输出模块41043和WL输出模块41044相连的第二切换模块至第四切换模块41045、41046和41047，其中，第二切换模块至第四切换模块 41045、41046和41047根据第二输入子电路41041的第四输出端选择电源电压或降压子电路41048的输出电压作为第二电压输出子电路的输出电压。

具体而言，如图4b所示：在UL/VL/WL驱动电路4104内部，VCC与第二输入子电路 41041的供电电源正端、降压子电路41048的供电电源正端、第二切换开关(如，模拟开关)41045的0选择端、第三切换开关(如，模拟开关)41046的0选择端、第四切换开关 (如，模拟开关)41047的0选择端相连，LIN1与第二输入子电路41041的第一输入端相连，LIN2与第二输入子电路41041的第二输入端相连，LIN3与第二输入子电路41041的第三输入端相连，SS输入端与第二输入子电路41041的控制端相连。

第二输入子电路41041的第一输出端与UL输出电路41042的输入端相连，第二输入子电路41041的第二输出端与VL输出电路41043的输入端相连，第二输入子电路41041 的第三输出端与WL输出电路41044的输入端相连，第二输入子电路41011的第四输出端分别与第二切换模块41045的控制端、第三切换模块41046的控制端、第四切换模块41047 的控制端相连，GND与第二输入子电路41041的供电电源负端、降压子电路41048的供电电源负端、UL输出电路41042的供电电源负端、VL输出电路41043的供电电源负端、WL 输出电路41044的供电电源负端相连，降压子电路41048的输出端分别于与第二切换模块 41045的1选择端、第三切换模块41046的1选择端、第四切换模块41047的1选择端相连，LO1与UL输出电路41042的输出端相连、LO2与VL输出电路41043的输出端相连、 LO3与WL输出电路41043的输出端相连。

第二输入子电路41041的作用是：

在第二输入子电路41041第一输出端输出与第二输入子电路41041第一输入端同相的信号，在第二输入子电路41041第二输出端输出与第二输入子电路41041第二输入端同相的信号，在第二输入子电路41041第三输出端输出与第二输入子电路41041第三输入端同相的信号。当第二输入子电路41041的SS输入端为高电平时，在第二输入子电路41041 的第四输出端输出高电平；当第二输入子电路41041的SS输入端为低电平时，在第二输入子电路41041的第四输出端输出低电平。

降压子电路41048的作用是：

在降压子电路41048的输出端输出对GND为3V的电压。

UL输出电路41042的作用是：

输出一个高电平时电压值与其供电电源正端一致、低电平时电压值与其供电电源负端一致的，相位与LIN1一致的信号。

VL输出电路41043的作用是：

输出一个高电平时电压值与其供电电源正端一致、低电平时电压值与其供电电源负端一致的，相位与LIN2一致的信号。

WL输出电路41044的作用是：

输出一个高电平时电压值与其供电电源正端一致、低电平时电压值与其供电电源负端一致的，相位与LIN3一致的信号。

其工作原理是：

LIN1、LIN2、LIN3的信号经过第二输入子电路41041后，分别在第二输入子电路41041 的第一输出端、第二输出端、第三输出端输出相位分别与LIN1、LIN2、LIN3相同，信号经过整形的方波。

当开关管中不存在GaN MOS管，SS输入端为低电平时，第二输入子电路4104的第四输出端输出低电平，第二切换模块41045的固定端与第二切换模块41045的0选择端相连、第三切换模块41046的固定端与第三切换模块41046的0选择端相连、第四切换模块41047 的固定端与第四切换模块41047的0选择端相连，使LO1输出0～15V的与UL输出电路 41042输入端同相的信号、使LO2输出0～15V的与VL输出电路41043输入端同相的信号、使LO3输出0～15V的与WL输出电路41044输入端同相的信号。

而当开关管中存在GaN MOS管，SS输入端为高电平时，第二输入子电路41041的第四输出端输出高电平，第二切换模块41045的固定端与第二切换模块41045的1选择端相连、第三切换模块41046的固定端与第三切换模块41046的1选择端相连、第四切换模块 41047的固定端与第四切换模块41047的1选择端相连，使LO1输出0～3V的与UL输出电路41042输入端同相的信号、使LO2输出0～3V的与VL输出电路41043输入端同相的信号、使LO3输出0～3V的与WL输出电路41044输入端同相的信号。

上述本实用新型实施例中的技术方案，至少具有如下的技术效果或优点：

本实用新型实施例的功率器件的供电电压为15V不变，外围电路不需要进行修改， HVIC管的功耗没有发生本质增加；驱动GaN器件和驱动Si器件为同一HVIC管，生产过程中没有混料风险，便于物料组织，降低物料成本；驱动GaN器件使用3V的电压，驱动 Si器件使用15V的电压，使GaN器件和Si器件的导通过程都处于完全导通状态的同时也不会对其造成击穿，使各自性能得到发挥，提高了硅智能功率模块和氮化镓智能功率模块的适配性。

为达到上述目的，本实用新型还提出了一种电器，其包括上述的功率器件。

在本实用新型的实施例中，上述电器可以为空调、洗衣机、冰箱或电磁炉等，并且其中的功率器件可以实现前述部分中描述的功率器件的功能。

本实用新型的电器，通过上述的功率器件，能够提高硅智能功率模块和氮化镓智能功率模块的适配性，使硅智能功率模块和氮化镓智能功率模块的性能得到发挥。

本领域内的技术人员应明白，本实用新型的实施例可提供为方法、系统、或计算机程序产品。因此，本实用新型可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本实用新型可采用在一个或多个其中为有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本实用新型是参照根据本实用新型实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“为”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本实用新型可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图为这些改动和变型在内。