开关控制电路及其控制方法和控制装置与流程

本公开涉及电子电路领域，特别涉及一种开关控制电路及其控制方法和控制装置。

背景技术：

开关控制电路在电子设备领域中有着广泛的应用。在一些相关技术中，开关控制电路主要通过专用集成电路以及光继电器等电子器件来实现，但是耐压值低，导通电流小，开关反应速率低。

技术实现要素：

本公开利用mosfet(metaloxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管，简称“mos晶体管”)实现开关控制电路，使其耐压值更大，导通电流更大，开关反应速率更高。此外，通过隔离信号芯片将驱动电路的第一地(如强电地)与第二地(如弱电地)进行隔离，优化了开关控制电路，可以减少电路故障。

根据本公开的一个方面，提出一种开关控制电路，包括：

第一n型金属氧化物半导体nmos晶体管，第一nmos晶体管的栅极与开关控制端连通，第一nmos晶体管的漏极与p型金属氧化物半导体pmos晶体管的栅极连接，第一nmos晶体管的源极连接第一地；

pmos晶体管，pmos晶体管的漏极与第一供电电压连接，pmos晶体管的源极与第二nmos晶体管的栅极和第三nmos晶体管的栅极分别连接；

第二nmos晶体管，第二nmos晶体管的漏极与第一输入端连接，第二nmos晶体管的源极连接第一地；

第三nmos晶体管，第三nmos晶体管的漏极与第一输出端连接，第三nmos晶体管的源极连接第一地，其中，第一输入端与第一输出端之间用于连接负载支路。

在一些实施例中，还包括：隔离信号芯片，其信号输入端与开关控制端连接，其信号输出端与第一nmos晶体管的栅极连接，其输入侧接地端与第二地连接，其输出侧接地端与第一地连接。

在一些实施例中，所述隔离信号芯片的电压输入端和电压输出端都与第二供电电压连接，所述第二供电电压与所述隔离信号芯片的输入侧接地端和输出侧接地端之间分别接入滤波电容。

在一些实施例中，所述隔离信号芯片的信号输入端与电压输入端之间以及信号输出端与电压输出端之间都接入上拉电阻。

在一些实施例中，所述第一nmos晶体管的漏极与所述pmos晶体管的漏极之间接入上拉电阻。

在一些实施例中，所述pmos晶体管的源极与所述第二nmos晶体管的栅极和所述第三nmos晶体管的栅极连接后经过下拉电阻接入第一地。

在一些实施例中，所述第一供电电压与所述第一地之间接入滤波电容。

在一些实施例中，所述负载支路包括串联的电源和负载，所述电源连接所述第一输入端，所述负载连接所述第一输出端。

在一些实施例中，所述电源与所述负载之间接入电阻。

在一些实施例中，所述开关控制端输入第一电平时，所述第一输入端与所述第一输出端处于连通状态；所述开关控制端输入第二电平时，所述第一输入端与所述第一输出端处于断开状态；其中，所述第一电平高于所述第二电平。

根据本公开的另一个方面，提出一种开关控制电路的控制方法，包括：

通过向所述开关控制端输入第一电平，控制所述第一输入端与所述第一输出端连通，使得所述负载支路中的电源为负载供电；

通过向所述开关控制端输入第二电平，控制所述第一输入端与所述第一输出端断开，使得所述负载支路中的电源停止为负载供电。

根据本公开的另一个方面，提出一种开关控制电路的控制装置，包括：

存储器；以及

耦接至所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行开关控制电路的控制方法。

根据本公开的另一个方面，提出一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现开关控制电路的控制方法。

附图说明

下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍。根据下面参照附图的详细描述，可以更加清楚地理解本公开，

显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本公开开关控制电路一些实施例的示意图。

图2为本公开的开关控制电路的控制装置一些实施例的示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。

下面对本公开中的一些术语进行解释。

nmos(negativechannelmetaloxidesemiconductor，n型金属氧化物半导体)。

nmos场效应晶体管简称nmos晶体管。

pmos(positivechannelmetaloxidesemiconductor，p型金属氧化物半导体)。

pmos场效应晶体管简称pmos晶体管。

mos晶体管(如pmos晶体管或nmos晶体管)的栅极记为g，漏极记为d，源级记为s。

上拉电阻可以将信号钳位在高电平，通常针对器件的输入电流。

下拉电阻可以将信号钳位在低电平，通常针对器件的输出电流。

“强电”指电力系统中的电，比如说220v的照明电，以及1000多v的工业用电等。强电的特点是电压高，频率低，电流大，强电是用来驱动大功率的电力设备，比如电动机，电灯等用电设备。

“弱电”是指传递信号所需要的电流和电压，通常指电子产品中存在的电。相对于强电而言，弱电特点是电流小，频率高，电压小。比如单片机引脚里出来的电压和电流都很小，用来进行信号处理。

本公开中的“第一”、“第二”、“第三”等描述用来区分不同的对象，并不用来表示大小或时序等含义，特别说明的除外。

图1为本公开开关控制电路一些实施例的示意图。

如图1所示，在一些实施例中，开关控制电路包括：第一nmos晶体管u1，pmos晶体管u4，第二nmos晶体管u2，第三nmos晶体管u3，还可以选择性地包括隔离信号芯片und以及一些适配性的电阻和电容等。下面具体描述。

在一些实施例中，第一nmos晶体管u1的栅极与开关控制端control连通，第一nmos晶体管u1的漏极与pmos晶体管u4的栅极连接，第一nmos晶体管u1的源极连接第一地ggnd；pmos晶体管u4的漏极与第一供电电压v1连接，pmos晶体管u4的源极与第二nmos晶体管u2的栅极和第三nmos晶体管u3的栅极分别连接；第二nmos晶体管u2的漏极与第一输入端pv+_in连接，第二nmos晶体管u2的源极连接第一地ggnd；第三nmos晶体管u3的漏极与第一输出端pv+_out连接，第三nmos晶体管u3的源极连接第一地ggnd，其中，第一输入端pv+_in与第一输出端pv+_out之间用于连接负载支路。负载支路例如包括串联的电源和负载。电源连接在第一输入端pv+_in与第二输入端pv-_in之间，负载连接在第一输出端pv+_out与第二输出端pv-_out之间。电源为交流或直流的强电。在第二输入端pv-_in与第二输出端pv-_out之间还可以接入电阻(如r9，r10)，以起到保护作用。

在一些实施例中，第一nmos晶体管u1的漏极与pmos晶体管u4的漏极之间接入上拉电阻(如r3，r4，r5)，以便将信号钳位在高电平。r3，r4，r5例如均为200欧姆，本公开对阻值不做限定。

在一些实施例中，pmos晶体管u4的源极与第二nmos晶体管u2的栅极和第三nmos晶体管u3的栅极连接后经过下拉电阻(如r6，r7，r8)接入第一地ggnd，以便将信号钳位在低电平。r6，r7，r8例如均为200欧姆，本公开对阻值不做限定。

在一些实施例中，第一供电电压v1与第一地ggnd之间接入滤波电容(如c3，c4)，用来进行滤波。c3，c4的电容值例如分别为100nf和2.2uf，本公开对电容值不做限定。

在一些实施例中，开关控制电路还可以设置隔离信号芯片und，将驱动电路的第一地ggnd(强电地)与第二地dgnd(弱电地)进行隔离，优化了开关控制电路，可以减少电路故障。隔离信号芯片und能够实现信号隔离功能即可，该芯片例如为ic_comm_sn1506011dwr或adum131e1brwz等，本公开并不限定具体的芯片型号。

隔离信号芯片und，其信号输入端ina与开关控制端control连接，其信号输出端outa与第一nmos晶体管u1的栅极连接，其输入侧接地端gnd1与第二地dgnd连接，其输出侧接地端gnd2与第一地ggnd连接。隔离信号芯片und的信号输出端outa的输出电平与其信号输入端ina的输入电平一致。

隔离信号芯片und的电压输入端vcc1和电压输出端vcc2都与第二供电电压v2连接，第二供电电压v2与隔离信号芯片und的输入侧接地端gnd1和输出侧接地端gnd2之间分别接入滤波电容(如c1，c2)，以便进行滤波。c1，c2的电容值例如为100nf，本公开对电容值不做限定。

在一些实施例中，第二供电电压v2小于第一供电电压v1。第一供电电压v1例如为直流12v，第二供电电压v2例如为直流3.3v。

在一些实施例中，隔离信号芯片und的信号输入端ina与电压输入端vcc1之间以及信号输出端outa与电压输出端vcc2之间都接入上拉电阻(如r2，r1)，以便将信号钳位在高电平。r2，r1的阻值例如为1k，本公开对阻值不做限定。

此外，隔离信号芯片und还预留一些管脚，例如inb，outc，nc，outb，inc，nc，en等管脚，根据业务需要通过这些管脚及其控制可以扩展一些功能。

当开关控制端control输入第一电平时，第一输入端pv+_in与第一输出端pv+_out处于连通状态；当开关控制端control输入第二电平时，第一输入端pv+_in与第一输出端pv+_out处于断开状态；其中，第一电平高于第二电平，第一电平为预设的高电平“1”，第二电平为预设的低电平“0”。

下面描述开关控制电路的工作原理。

在初始状态时，即未进行开关控制时，pv-_in与pv-_out相连通，而pv+_in与pv+_out断开，此时电源无法给负载供电。

当开关控制端control输入高电平“1”时，经过隔离信号芯片und后，在第一nmos晶体管u1的栅极、源极之间产生足够大的电压使第一nmos晶体管u1高电平导通，使得第一nmos晶体管u1的源极与第一地ggnd连通，第一nmos晶体管u1的漏极与pmos晶体管u4的栅极相连，则pmos晶体管u4的栅极输入为“0”电平，此时pmos晶体管u4的栅、源极之间的电压小于0，使得pmos晶体管u4低电平导通，第一供电电压v1(如12v输入电压)与第二nmos晶体管u2的栅极以及第三nmos晶体管u3的栅极相连，从而使得第二nmos晶体管u2以及第三nmos晶体管u3高电平导通，则pv+_in经过第二nmos晶体管u2的漏极以及第三nmos晶体管u3的漏极与pv+_out连通。也即，此时pv+_in与pv+_out连通，开关打开，电源可以给负载供电。其中，第二nmos晶体管u2和第三nmos晶体管u3的栅极电压由第一供电电压v1(如12v，其大于第二供电电压v2)提供，可以提高开关控制电路的驱动能力。

当开关控制端control输入低电平“0”时，经过隔离信号芯片und后，在第一nmos晶体管u1的栅极、源极之间无法产生高电平使得第一nmos晶体管u1高电平导通。也即，此时pv+_in与pv+_out之间处于断开状态，开关断开，电源无法给负载供电。

综上所述，开关控制电路的控制方法包括：通过向开关控制端control输入第一电平，控制第一输入端pv+_in与第一输出端pv+_out连通，使得负载支路中的电源为负载供电；通过向开关控制端control输入第二电平，控制第一输入端pv+_in与第一输出端pv+_out断开，使得负载支路中的电源停止为负载供电。

图2为本公开的开关控制电路的控制装置一些实施例的示意图。

如图2所示，该实施例的控制装置20包括：

存储器21；以及

耦接至存储器的处理器22，处理器22被配置为基于存储在存储器中的指令，执行开关控制电路的控制方法。

其中，存储器21例如可以包括系统存储器、固定非易失性存储介质等。系统存储器例如存储有操作系统、应用程序、引导装载程序(bootloader)以及其他程序等。

本领域内的技术人员应当明白，本公开的实施例可提供为方法、系统、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用非瞬时性存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

以上所述仅为本公开的较佳实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。