一种应用于高效率DC-DC转换器的自适应调制模式切换电路的制作方法

文档序号:20201751发布日期:2020-03-27 20:42阅读:239来源:国知局
一种应用于高效率DC-DC转换器的自适应调制模式切换电路的制作方法

本发明属于集成电路设计技术领域,具体涉及一种应用于dc-dc转换器的自适应模式转换电路。



背景技术:

随着现代科技的发展,便携式电子产品和消费类电子产品的大量开发和使用对电源管理芯片提出了越来越高的要求,如何满足日益增长的各种需求成为电源管理ic设计人员所面临的新挑战。传统的电源管理芯片主要包括低压差线性稳压器和dc-dc变换器,线性稳压器是一种输入与输出保持低压差的稳压器,其不需要外部电感,外围电路简单且纹波比较小。与线性稳压器相比尽管开关电源的外围器件比较复杂,纹波较大但是其优秀的转换效率使得其仍然成为了当今电源管理芯片的主流设计方式,对效率要求高的场合中得到了广泛的应用,更高的转换效率已经成为当今开关电源芯片研究的主要趋势和核心指标。

同步整流型pwm调制模式开关电源因为其纹波特性好,控制环路简单等特点已经成为如今开关电源设计的主要调制方式。但是由于pwm调制技术是一种固定开关频率的调制技术,在重载时由于损耗来源主要来自功率管传导损耗,因此其转换效率较高。当负载由重转轻时,此时损耗来源由传导损耗变为功率管开关损耗,由于pwm调制模式的特性,此时开关损耗较大。导致开关电源芯片工作效率较低。脉冲频率调制技术又称为pfm调制技术可以有效改善开关电源芯片在轻载时工作效率较低的问题。因此为满足如今开关电源芯片对于一个在大负载范围内都具有比较高工作效率的要求。一种集合pwm调制技术和pfm调制技术优点的混合模式调制技术成为一种不错的解决方案。



技术实现要素:

本发明旨在解决以上现有技术的问题。提出了一种应用于高效率dc-dc转换器的自适应调制模式切换电路。本发明的技术方案如下:

一种应用于高效率dc-dc转换器的自适应调制模式切换电路,用于根据输出负载判断控制驱动方波在不同负载情况的频率,重载情况下工作频率高,轻载情况下工作频率小,包括脉宽调制环路和三角波发生电路,其还包括一个设置于脉宽调制环路和三角波发生电路之间的屏蔽信号产生电路,屏蔽信号产生电路根据负载判断是否屏蔽一部分工作周期,所述屏蔽信号产生电路包括比较器comp1、比较器comp3、d触发器dff、rs触发器rs2,所述比较器comp1的正端分别与脉宽调制环路的比较器comp2正端和三角波信号vramp相连接,比较器comp1的负端连接基准电压v1,比较器comp1的输出端连接rs触发器rs2的输入端,rs触发器rs2的输出端与d触发器dff的时钟输入端口clk端相连接,比较器comp3的正端连接放大器ea输出电压vea,负端连接基准电压vii,所述比较器comp3的输出端与d触发器dff的数据输入端口d端连接,触发器dff的争相输出q端和脉宽调制环路产生的pwm信号通过或门or得到驱动信号qdrive。

进一步的,所述脉宽调制环路包括一个放大器ea、rs触发器rs1、比较器comp2,所述放大器ea正端接反馈电压vfb,负端接基准电压vref,比较器comp2正端接三角波信号vramp,负端接放大器ea输出vea,rs触发器rs1的sd端接时钟信号vclk,rs1触发器r端接比较器comp1输出,rs2触发器r端接比较器comp2输出,触发器dff数据输入端d接比较器comp3输出端,时钟clk端接时钟信号vclk1。pwm信号与触发器dff输出端vskip分别接或门or两端。

进一步的,所述三角波发生电路包括pmos和一个nmos,一个储能电容cap,两个比较器comp4和comp5,两个与非门nand1和nand2。pmos与nmos用于给电容cap充放电形成三角波vramp,vh和vl与比较器comp4和comp5分别用于规定vramp的波峰和波谷。当vramp>vh时comp4工作情况发生翻转,vclk逻辑跳变为“1”,则pmos关闭,nmos打开,vramp开始降低。当vramp<vl时,比较器comp5工作情况发生翻转,vclk逻辑跳变为“0”,pmos打开,nmos关闭,vramp开始上升。如此反复形成周期固定的三角波vramp。

进一步的,所述放大器ea正端接反馈电压vfb,负端接vref,以此来根据输出电压调整误差放大器输出vea,轻载时vfb较大,vea较大、重载时vfb较小,vea较小;比较器comp2正端接vramp,负端接误差放大器输出电压vea,形成一个周期固定,占空比受vea影响的方波pwm信号;vclk信号接rs触发器s端。经过rs触发器后形成一个同pwm信号同周期同时钟上升沿的时钟信号vclk1,vea和vii信号经过比较器comp3后输出接dff数据输入端,vclk1接dff时钟输入端,产生“屏蔽信号”vskip,或门两端口分别接pwm信号和vskip信号产生后续电路驱动信号qdrive。

进一步的,当负载在重载时,误差放大器输出vea较低,脉宽调制电路输出pwm信号占空比较大,比较器comp3输出逻辑为“0”,此时屏蔽信号产生电路输出信号vskip逻辑为“0”,电路工作频率保持原pwm环路工作频率和占空比;当电路进入轻载模式时,误差放大器输出vea升高,此时脉宽调制电路输出信号pwm占空比减小,同时比较器comp3工作情况翻转输出逻辑变为“1”,经过dff触发器整波后vskip信号的输出逻辑变为“1”,此时经过nor或门电路后,pwm信号的电位被强制置高,qdrive信号的输出逻辑此时为“1”。

进一步的,所述屏蔽信号产生电路在不同的负载模式下输出对应的屏蔽逻辑vskip,判断信号为误差放大器的输出电压vea,根据负载轻重不同,误差放大器输出vea会发生变化,轻载时vea较大,重载时vea较小;屏蔽信号vskip的逻辑根据负载不同发生变化,电路工作与重载模式时,误差放大器输出vea低,屏蔽信号vskip逻辑为“0”,此时降压核心模块中的大尺寸pmos1和nmos1跟随原占空比较大的pwm信号做固定频率的开关动作;在负载为轻载时,ea输出vea高,屏蔽信号vskip逻辑发生翻转变为“1”,此时后续电路驱动信号qdrive被强制置为高电位,则降压模块上侧pmos管被关闭,由于轻负载时电路工作于dcm(非连续导通模式)情况下,因此下侧功率管驱动电压在出现反向电流后被强制置“0”后关闭;此时降压核心模块功率mos管全部关闭,直到负载发生变化使得屏蔽信号逻辑发生翻转重新变为“0”时重新打开,在此期间降压模块功率mos管不发生开关动作,则开关损耗被降低。

本发明的优点及有益效果如下:

本发明通过提供一种应用于dc-dc转换器的自适应调制模式切换电路,采用ea输出vea判断电路负载轻重决定屏蔽信号逻辑,p脉宽调制环路输出信号pwm信号与屏蔽信号vskip通过或门逻辑后输出形成驱动信号dqrive,负载为重载时,pwm信号占空比增大频率不变,此时vskip信号逻辑为“0”,则qdrive信号即为pwm信号。当负载变为轻载时,此时pwm信号占空比减小频率不变,此时vskip信号逻辑转换为“1”,此时dqrive信号被置为高电平,直到vskip逻辑重新变为“0”,则在此期间一部分工作周期被跳过,有效降低了开关损耗,实现了dc-dc转换器在一个宽负载范围内的高效率工作。

附图说明

图1是传统dc-dc转换器控制环路;

图二本发明提出dc-dc转换器控制环路;

图三轻重负载电路工作频率仿真图;

图四轻负载仿真效率对比图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是:

图1所示为传统型脉宽调制开关电源控制环路图。该电路可产生一个工作周期不发生改变,占空比随负载发生变化的pwm信号,输入信号vfb是通过电压分阻后的输出反馈信号,vref为外接基准电压,用于定义输出电压值。电路原理如下,三角波发生电路用于产生一个频率固定,波峰和波谷分别由外接阈值电压vh和vl设定的三角波。比较器comp4和comp5用于判断vramp值与vh和vl值的大小关系,输出逻辑信号通过rs触发器后形成一个固定周期的时钟信号vclk作用于pmos和nmos栅端形成对电容cap的充放电效果。ea将输出反馈电压vfb同基准电压vref差值进行放大作用后落于vramp信号波峰与波谷之间,形成一个占空比受输出反馈电压大小影响的方波信号,经过与vclk信号整波后输出一个脉宽调制信号,重载时pwm信号占空比大,轻载时pwm信号占空比较小。但在所有负载下工作频率固定。

此电路虽可以形成一个稳定的脉冲信号作用于降压模块大尺寸功率管做开关动作对外挂电容进行充放电形成稳压动作,但是其在负载比较轻的时候,对于开关电源核心指标转换效率在一些高效率应用中往往并不能达到要求。主要原因在于在其是一种频率固定的调制技术,开关电源的损耗主要来源在于传导损耗和开关损耗。重载时传导损耗占主体,而如今同步整流型开关电源其功率管导通电阻比较小,所以重载时效率高。但是当负载进入轻载范围后,由于电流很小,此时开关损耗代替传导损耗成为电路损耗的主要来源。此时若仍采用同重载时一样的工作频率,则电路工作效率很低。

图2所示为本发明所设计的自适应调制模式控制环路。相比于传统的电路,改变了在电路工作与轻载情况的电路工作频率,有效的降低了开关损耗,在不用重新搭建脉宽频率调制控制环路的情况下,在原脉宽调制环路的基础上,根据负载轻重在轻载时选择跳过一部分工作周期从而达到降低开关频率的目的,实现方式简单且高效,并且不会引入电磁干扰。电路原理如下:屏蔽信号产生电路输出vskip的逻辑根据负载不同发生变化。电路工作与重载模式时,误差放大器输出vea低,屏蔽信号vskip逻辑为“0”,此时电路降压模块中功率mos管跟随原占空比较大的pwm信号做固定频率的开关动作。在负载为轻载时,ea输出vea高,屏蔽信号vskip逻辑发生翻转变为“1”,此时后续电路驱动信号qdrive被强制置为高电位,则降压模块上侧pmos管被关闭,由于此时电路工作与dcm模式下,因此下侧功率管驱动电压在出现反向电流后被强制置“0”后关闭。此时降压模块功率mos管会全部关闭,直到负载发生变化使得屏蔽信号逻辑发生翻转重新变为“0”时功率mos管打开。在此期间降压模块功率mos管不发生开关动作,从侧面达到调频目的,减小功率mos管的工作频率,则开关损耗被降低,整个电路转换效率得到明显提升。

图3所示为本发明所设计电路的混合模式电平转换频率仿真图。以tsmc65nmvdd=1.2v工艺为例,此设计为一款输入电压为1.2v,输出电压为0.9v的同步整流型dc-dc转换器。vout输出信号为0.9v,纹波小于15mv,在5种工艺角(ssttffsffs)、温度0℃—100℃环境下均进行了仿真,结果为电路工作正常。仿真效果如图所示,负载变换为从1ma变为200ma。电感电流用于反应负载轻重情况,当负载为1ma时,pwm环路稳定产生一个占空比固定工作频率固定的pwm信号,此时vskip信号根据误差放大器输出进行判断产生屏蔽高逻辑脉冲“1”,一部分pwm信号的工作周期被屏蔽后产生电路驱动信号qdrive,当负载为200ma时,此时脉宽调制环路仍然产生一个占空比较1ma负载时大但工作频率同其相等的pwm信号。此时vskip信号通过电路做综合判断后输出逻辑为“0”,不产生任何屏蔽作用。则驱动信号qdrive即为pwm信号。输出电压在负载切换瞬间会稍微上冲或下冲,但恢复时间小于20us。关键信号工作均正常,由于考虑外接导线效应,驱动信号会出现一些尖峰,但并不影响电路工作。从输出结果看,在重载时降压模块大尺寸功率管驱动信号qdrive即按脉宽调制环路产生pwm信号进行工作,当电路进入轻载时,可以明显看出驱动信号qdrive的频率相较于pwm有明显降低,则此时相对传统脉宽调制型开关电源,降压模块的工作频率有效降低。

图4所示为本发明所提出的电路仿真效率同传统控制环路仿真效率曲线的比较。从图中可以看出在负载小于5ma的时候,传统控制环路的转换器工作效率开始明显下降,当负载为100ua时,效率只有20%,而本工作所构建的控制环路在负载小于5ma时其效率下降不明显,在负载为100ua时,仍然有76.2%的转换效率。效率明显提高。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1