矩阵变换器控制装置及电力变换系统的制作方法

本发明涉及矩阵变换器控制装置及使用它的电力变换系统。

背景技术：

作为能够从交流电源生成新的频率的交流电力的电力变换装置而提出了矩阵变换器。在专利文献1中，公开了即使在交流电源成为低电压的情况下也能够进行旋转电机的转矩控制的矩阵变换器。

现有技术文献

专利文献

专利文献1：日本特开2016－220324号公报

技术实现要素：

发明要解决的课题

矩阵变换器由于具备较多的开关元件，所以用于控制矩阵变换器的控制算法较复杂。因而，难以用通用的集成电路等控制矩阵变换器，需要定制的集成电路等。

本发明提供一种通用性被提高的矩阵变换器控制装置及具备它的电力变换系统。

用来解决课题的手段

有关本发明的一技术方案的矩阵变换器控制装置具备与多个pwm(pulsewidthmodulation，脉冲宽度调制)信号的逻辑的变化定时对应的多个延迟电路，该多个pwm用来控制矩阵变换器所具有的多个开关元件的接通及断开；上述多个延迟电路分别在以对应于该延迟电路的上述变化定时为起点的期间中，使上述多个pwm信号中的用来控制上述多个开关元件中包含的对象开关元件的对象pwm信号延迟对该延迟电路设定的延迟量并输出。

有关本发明的一技术方案的电力变换系统具备上述矩阵变换器控制装置和上述矩阵变换器。

发明效果

根据本发明，实现了通用性较高的矩阵变换器控制装置及具备它的电力变换系统。

附图说明

图1是表示有关实施方式的矩阵变换器控制系统的概略结构的图。

图2是表示矩阵变换器的一部分的图。

图3是表示pwm01～pwm04的逻辑的切换定时的一例的图。

图4是表示电压转流方式下的pwm01～pwm04的逻辑的切换定时的一例的图。

图5是表示电流转流方式下的pwm01～pwm04的逻辑的切换定时的一例的图。

图6是表示有关实施方式的矩阵变换器控制装置的结构的图。

图7是用来说明6种基本波形的图。

图8是表示有关比较例的转流插入电路的结构的图。

图9是有关比较例的转流插入电路的动作的流程图。

图10是用来说明转流波形的重复的图。

图11是表示有关实施方式的转流插入电路的结构的图。

图12是有关实施方式的转流插入电路的动作例1的流程图。

图13是表示动作例1的输入pwm信号、5个延迟电路的输出及输出pwm信号的关系的图。

图14是有关实施方式的转流插入电路的动作例2的流程图。

图15是表示动作例2的输入pwm信号、5个延迟电路的输出及输出pwm信号的关系的第一图。

图16是表示动作例2的输入pwm信号、5个延迟电路的输出及输出pwm信号的关系的第二图。

具体实施方式

以下，参照附图对实施方式进行说明。另外，以下说明的实施方式都表示概括性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态等是一例，不是限定本发明的意思。此外，以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。

另外，各图是示意图，并不一定严密地图示。在各图中，对于实质上相同的结构赋予相同的标号，有将重复的说明省略或简略化的情况。

(实施方式)

[整体结构]

以下，使用附图对有关实施方式的电力变换系统的结构进行说明。图1是表示有关实施方式的电力变换系统的概略结构的图。

如图1所示，有关实施方式的电力变换系统100具备矩阵变换器10和矩阵变换器控制装置20。此外，在图1中还图示了三相交流电源30及电动机40。

矩阵变换器10是将从三相交流电源30得到的三相交流电力变换为频率或电压不同的交流电力的电力变换电路。矩阵变换器10针对电动机40的第一线(u)、第二线(v)及第三线(w)各自具备6个开关元件(以下，简略化记作sw)。

矩阵变换器10例如针对电动机40的第一线(u)具备sw01、sw02、sw03、sw04、sw05及sw06。sw01及sw02的组构成将三相交流电源30的第一线(r)与电动机40的第一线(u)的电气性的连接接通及断开的双向开关。sw03及sw04的组构成将三相交流电源30的第二线(s)与电动机40的第一线(u)的电气性的连接接通及断开的双向开关。sw05及sw06的组构成将三相交流电源30的第三线(t)与电动机40的第一线(u)的电气性的连接接通及断开的双向开关。

同样，矩阵变换器10针对电动机40的第二线(v)具备sw07、sw08、sw09、sw10、sw11及sw12。矩阵变换器10针对电动机40的第三线(w)具备sw13、sw14、sw15、sw16、sw17及sw18。

矩阵变换器控制装置20作为用来控制sw01～sw18的接通及断开的pwm(pulsewidthmodulation，脉冲宽度调制)输出信号而输出pwm01～pwm18。另外，sw和pwm由数字决定对应关系，例如，sw01由pwm01进行接通及断开。以下，假设在pwm为高电平的情况下sw接通、在pwm为低电平的情况下sw断开而进行说明。

这样的电力变换系统100由于交流电力的变换次数为1次就足够，所以有高效率的优点。此外，电力变换系统100由于不进行dc整流，所以有高次谐波电流被抑制的优点。此外，电力变换系统100不具有在三相逆变器系统中需要的电解电容器。电解电容器寿命比较短，也有占三相逆变器系统整体的20～40％的体积的情况。因而，电力变换系统100还具有能够长寿命化的优点、以及能实现小型化的优点。

顺便说一下，矩阵变换器控制装置20进行转流控制。如图2所示，在转流控制中，矩阵变换器控制装置20将断开状态的sw01及sw02切换为接通状态，并且将接通状态的sw03及sw04切换为断开状态。图2是表示矩阵变换器10的一部分的图。

在这样的转流控制中，矩阵变换器控制装置20不能如图3所示那样通过将pwm01～pwm04的逻辑同时变更，同时进行sw01及sw02的接通及sw03及sw04的断开。图3是表示pwm01～pwm04的逻辑的切换定时的一例的图。

如果同时进行sw01及sw02的接通和sw03及sw04的断开，则sw01～sw04瞬间全部成为接通(短路)，有可能发生第一线(u)及第二线(s)的短路。此外，如果sw01～sw04瞬间全部成为断开(开放)，则还有可能使从电动机40的回流路径消失。即，如果同时进行sw01及sw02的接通及sw03及sw04的断开，则矩阵变换器10有可能被破坏。

所以，矩阵变换器控制装置20在转流控制中，将pwm01～pwm04的逻辑的变化定时错开。矩阵变换器控制装置20例如在以电压的大小为基准进行转流的情况下，通过以图4所示那样的定时进行pwm01～pwm04的逻辑的切换，进行sw01及sw02的接通和sw03及sw04的断开。图4是表示电压转流方式下的pwm01～pwm04的逻辑的切换定时的一例的图。此外，矩阵变换器控制装置20在以电流的朝向为基准进行转流的情况下，通过以图5所示那样的定时进行pwm01～pwm04的逻辑的切换，进行sw01及pwm02的接通和sw03及sw04的断开。图5是表示电流转流方式下的pwm01～pwm04的逻辑的切换定时的一例的图。

另外，在图3及图4的例子中，以定时t1～定时t2、定时t2～定时t3、定时t3～定时t4的3个时间步长进行转流，但也有以4个时间步长以上进行转流的情况。

[矩阵变换器控制装置的结构]

接着，对矩阵变换器控制装置20的结构详细地进行说明。图6是表示矩阵变换器控制装置20的结构的图。

如图6所示，矩阵变换器控制装置20具备周期控制电路21、第一基本波形生成电路22、第二基本波形生成电路23、第三基本波形生成电路24和转流插入电路01～转流插入电路18。

周期控制电路21具有周期寄存器21a及二进制计数器21b。二进制计数器21b进行正计数，直到成为保存在周期寄存器21a中的设定值，在正计数的结束后，进行倒计数，直到成为保存在周期寄存器21a中的设定值。二进制计数器21b反复进行这样的动作。即，二进制计数器21b输出的计数值反复进行周期性地增加及减少。二进制计数器21b将计数值向第一比较电路22a、第二比较电路23a及第三比较电路24a分别输出。

第一基本波形生成电路22具备比较寄存器a1、比较寄存器b1和第一比较电路22a。第一比较电路22a通过将从二进制计数器21b输出的计数值、比较寄存器a1的设定值和比较寄存器b1的设定值比较，生成6种基本波形。图7是用来说明6种基本波形的图。图7所示的三角波表示从二进制计数器21b输出的计数值。比较值a1表示比较寄存器a1的设定值，比较值b1表示比较寄存器b1的设定值。基波pwm01～基波pwm06是由第一比较电路22a生成的6种基本波形。基波pwm01～基波pwm06与转流插入电路01～转流插入电路06一对一地对应，第一比较电路22a将基波pwm01～基波pwm06分别向对应的转流插入电路输出。另外，基波pwm也被记作输入pwm信号。

第二基本波形生成电路23具备比较寄存器a2、比较寄存器b2和第二比较电路23a。第三基本波形生成电路24具备比较寄存器a3、比较寄存器b3和第三比较电路24a。第二基本波形生成电路23及第三基本波形生成电路24的结构是与第一基本波形生成电路22同样的结构，详细的说明被省略。

转流插入电路01将基波pwm01作为输入pwm信号，输出使基波pwm01的逻辑的变化定时延迟的pwm01。由此，如上述图4或图5那样，能够将pwm01的逻辑的变化定时和pwm02～pwm04的逻辑的变化定时错开。另外，延迟也有为0的情况。关于转流插入电路02～转流插入电路18也是同样的。

[有关比较例的转流插入电路的结构及动作]

在说明矩阵变换器控制装置20具备的转流插入电路的结构及动作之前，对有关比较例的转流插入电路的结构及动作进行说明。图8是表示有关比较例的转流插入电路的结构的图。图9是有关比较例的转流插入电路的动作的流程图。

如图8所示，有关比较例的转流插入电路50具备多个延迟电路(具体而言是延迟电路1～n)、转流控制电路51、转流动作选择寄存器52、转流时间设定寄存器53和多路复用器54。

多个延迟电路的各个延迟电路，总是对该延迟电路使输入pwm信号延迟预先设定的延迟量并输出。

转流控制电路51通常通过对多路复用器54进行控制而将输入pwm信号原样输出(s11)。转流控制电路51判定输入pwm信号的逻辑是否已变化(s12)。在输入pwm信号的逻辑变化之前(s12中no)，转流控制电路51将输入pwm信号原样输出(s11)。如果输入pwm信号的逻辑变化(s12中yes)，转流控制电路51则根据转流动作选择寄存器52的设定值而选择多个延迟电路1～n中的某个，通过对多路复用器54进行控制，将从所选择的延迟电路输出的信号作为输出pwm信号输出(s13)。

接着，转流控制电路51判定从输入pwm信号的逻辑变化起是否经过了由转流时间设定寄存器53的设定值设定的时间(s14)。在从输入pwm信号的逻辑变化起经过由转流时间设定寄存器53的设定值设定的时间之前(s14中no)，转流控制电路51将从所选择的延迟电路输出的信号作为输出pwm信号输出(s13)。如果判定为从输入pwm信号的逻辑变化起经过了由转流时间设定寄存器53的设定值设定的时间(s14中yes)，转流控制电路51则通过对多路复用器54进行控制，将输入pwm信号原样输出(s11)。

在这样的有关比较例的转流插入电路50中，与转流波形(即，图4及图5所示的波形。换言之，转流样式)的数量对应而需要较多的延迟电路。到此为止提出了各种各样的转流波形，预想今后也会提出新的转流波形，所以为了与各种各样的转流波形对应而需要的延迟电路的数量变得庞大。因而，难以实现与全部的转流波形对应的转流插入电路50，实际上，转流波形被限定。如果转流波形被限定，则矩阵变换器控制装置20的通用性下降。此外，有可能不能实现有效率的电力变化。

此外，有关比较例的转流插入电路50还难以实现对于转流波形的重复的对应。图10是用来说明转流波形的重复的图。如图10的(a)所示，在输入pwm信号的逻辑变化的时间间隔t较长的情况下，最初的逻辑变化时的转流波形w1和接着的逻辑变化时的转流波形w2不会重复。但是，如图10的(b)～(d)所示，在输入pwm信号的逻辑变化的时间间隔t较长的情况下，最初的逻辑变化时的转流波形w1与接着的逻辑变化时的转流波形w2重复。在此情况下，不是将转流波形w1及转流波形w2的某个忽视，而是需要转流波形w1及转流波形w2合成后的波形。但是，如图10的(b)～(d)所示，由于根据时间间隔t的长度而重复的波形不同，所以为了将重复的转流波形全部包罗而需要庞大的数量的延迟电路。

如以上参照有关比较例的转流插入电路50说明的那样，矩阵变换器控制装置20具备的转流插入电路需要与多个转流波形对应。此外，矩阵变换器控制装置20具备的转流插入电路需要与转流波形的重复对应。准备全部的转流波形在成本方面是困难的，通常根据用途而使用限定了转流波形的转流插入电路。此外，也有使用fpga(field－programmablegatearray，现场可编程门阵列)那样的昂贵的可编程逻辑电路实现转流插入电路，根据用途而将转流波形变更的情况。

[有关实施方式的转流插入电路的结构]

鉴于这样的问题，在矩阵变换器控制装置20中使用图11所示的转流插入电路60。图11是表示有关实施方式的转流插入电路60的结构的图。

转流插入电路60具备第一延迟电路61、第二延迟电路62、第三延迟电路63、第四延迟电路64及第五延迟电路65的5个延迟电路、转流控制电路66、与电路67、或电路68和多路复用器69。

另外，在以下的说明中，假设转流插入电路60相当于图6的转流插入电路01而进行说明。即，转流插入电路60的控制对象是sw01，图11中的输入pwm信号是基波pwm01，图11中的输出pwm信号是pwm01。另外，在矩阵变换器控制装置20中，关于转流插入电路02～转流插入电路18也是与转流插入电路60同样的结构。

5个延迟电路中的各个延迟电路具备时间设定寄存器、逻辑设定寄存器和输出生成电路。5个延迟电路与图7的基波pwm01～基波pwm06的逻辑的变化定时(1)～定时(5)一对一地对应。5个延迟电路输出转流波形的定时不同。

第一延迟电路61(更具体地讲，输出生成电路61b)在以定时(1)为起点的期间(具体而言，到经过后述的完成时间为止的一定的期间)中进行使输入pwm信号延迟时间设定寄存器61a的设定值表示的延迟时间而输出的延迟输出动作。另外，延迟时间也可以是0，在本说明书中，在延迟输出中包括以延迟时间0延迟(即，不延迟)而输出的情况。第一延迟电路61在定时(2)～定时(5)不进行延迟输出动作。定时(1)是在二进制计数器21b的正计数时计数值与比较寄存器a1的设定值一致的定时。

第二延迟电路62(更具体地讲，输出生成电路62b)在以定时(2)为起点的期间中进行使输入pwm信号延迟时间设定寄存器62a的设定值表示的延迟时间而输出的延迟输出动作。定时(2)是在二进制计数器21b的倒计数时计数值与比较寄存器a1的设定值一致的定时。第二延迟电路62在定时(1)、定时(3)～定时(5)不进行延迟输出动作。

第三延迟电路63(更具体地讲，输出生成电路63b)在以定时(3)为起点的期间中进行使输入pwm信号延迟时间设定寄存器63a的设定值表示的延迟时间而输出的延迟输出动作。定时(3)是二进制计数器21b的正计数时计数值与比较寄存器b1的设定值一致的定时。第三延迟电路63在定时(1)、定时(2)、定时(4)、定时(5)不进行延迟输出动作。

第四延迟电路64(更具体地讲，输出生成电路64b)在以定时(4)为起点的期间中进行使输入pwm信号延迟时间设定寄存器64a的设定值表示的延迟时间而输出的延迟输出动作。定时(4)是在二进制计数器21b的倒计数时计数值与比较寄存器b1的设定值一致的定时。第四延迟电路64在定时(1)～定时(3)、定时(5)不进行延迟输出动作。

第五延迟电路65(更具体地讲，输出生成电路65b)在以定时(5)为起点的期间中进行使输入pwm信号延迟时间设定寄存器65a的设定值表示的延迟时间而输出的延迟输出动作。定时(5)是二进制计数器21b的计数值成为最大的定时(换言之，溢出定时)及计数值被复位为0的定时(换言之，下溢定时)。第五延迟电路65在定时(1)～定时(4)不进行延迟输出动作。

5个延迟电路中的各个延迟电路基于通知定时(1)～(5)的起动信号开始延迟输出动作。此外，5个延迟电路中的各个延迟电路如果经过了该延迟电路具有的时间设定寄存器的设定值表示的完成时间，则向转流控制电路66输出完成信号，停止延迟输出动作。5个延迟电路中的各个延迟电路在延迟输出动作的停止中向与电路67输出高电平的信号，向或电路68输出低电平的信号。

这样，5个延迟电路中的各个延迟电路在与该延迟电路对应的定时，使用来控制开关元件(例如sw01)的输入pwm信号(例如基波pwm01)延迟对于该延迟电路设定的延迟量，作为输出pwm信号(例如pwm01)输出。

与电路67输出5个延迟电路的输出的逻辑与。与电路67的输出也被记作与输出。与输出相当于第一信号。

或电路68输出5个延迟电路的输出的逻辑或。或电路68的输出也被记作或输出。或输出相当于第二信号。

多路复用器69是基于转流控制电路66的控制、将作为输入pwm信号本身的基本波输出、或输出及与输出有选择地输出的选择器。

[有关实施方式的转流插入电路的动作例1]

接着，对转流插入电路60的动作例1进行说明。图12是转流插入电路60的动作例1的流程图。图13是表示动作例1的输入pwm信号、5个延迟电路的输出及输出pwm信号的关系的图。

首先，转流控制电路66将多路复用器69切换为基本波输出。(s21)。在此状态下，由5个延迟电路及转流控制电路66取得通知定时(1)的起动信号(s22)。通知定时(1)的起动信号例如在二进制计数器21b的正计数时计数值与比较寄存器a1的设定值一致的定时被取得。

于是，进行基于第一延迟电路61的延迟输出动作(s23)。第一延迟电路61具体而言，使输入pwm信号延迟时间设定寄存器61a的设定值表示的延迟时间并输出。被延迟后的输入pwm信号被向与电路67及或电路68的两者输出。

转流控制电路66取得第一延迟电路61的逻辑设定寄存器61c的设定值作为逻辑指示信号，根据该设定值而切换多路复用器69的输出(s24)。

在逻辑设定寄存器61c的设定值表示或输出的情况下，转流控制电路66将多路复用器69切换为或输出。如图13的(a)所示，在上述步骤s22中，第一延迟电路61以外的4个延迟电路向或电路68输出低电平的信号。因而，在步骤s24中多路复用器69被切换为或输出的情况下，结果第一延迟电路61的向或电路68的输出被原样作为输出pwm信号使用。

另一方面，在逻辑设定寄存器61c的设定值表示与输出的情况下，转流控制电路66将多路复用器69切换为与输出。如图13的(b)所示，在上述步骤s22中，第一延迟电路61以外的4个延迟电路向与电路67输出高电平的信号。因而，在步骤s24中多路复用器69被切换为与输出的情况下，结果第一延迟电路61的向与电路67的输出被原样作为输出pwm信号使用。

如果以定时(1)为起点而经过了时间设定寄存器61a的设定值表示的完成时间，则第一延迟电路61向转流控制电路66输出完成信号(s25)。转流控制电路66以取得了完成信号为触发事件，将多路复用器69切换为基本波输出(s26)。在此状态下，由5个延迟电路及转流控制电路66取得通知定时(2)的起动信号(s27)。通知定时(2)的起动信号例如在二进制计数器21b的倒计数时计数值与比较寄存器a1的设定值一致的定时被取得。

于是，进行基于第二延迟电路62的延迟输出动作(s28)。第二延迟电路62具体而言，使输入pwm信号延迟时间设定寄存器62a的设定值表示的延迟时间并输出。被延迟后的输入pwm信号被向与电路67及或电路68的两者输出。

转流控制电路66取得第二延迟电路62的逻辑设定寄存器62c的设定值作为逻辑指示信号，根据该设定值而切换多路复用器69的输出(s29)。

在逻辑设定寄存器62c的设定值表示或输出的情况下，转流控制电路66将多路复用器69切换为或输出。如图13的(a)所示，在上述步骤s28中，第二延迟电路62以外的4个延迟电路向或电路68输出低电平的信号。因而，在步骤s29中多路复用器69被切换为或输出的情况下，结果第二延迟电路62的向或电路68的输出原样被作为输出pwm信号使用。

另一方面，在逻辑设定寄存器62c的设定值表示与输出的情况下，转流控制电路66将多路复用器69切换为与输出。如图13的(b)所示，在上述步骤s28中，第二延迟电路62以外的4个延迟电路向与电路67输出高电平的信号。因而，在步骤s29中多路复用器69被切换为与输出的情况下，结果第二延迟电路62的向与电路67的输出原样被作为输出pwm信号使用。

如果以定时(2)为起点而经过了时间设定寄存器62a的设定值表示的完成时间，则第二延迟电路62向转流控制电路66输出完成信号(s30)。转流控制电路66以取得了完成信号为触发事件，将多路复用器69切换为基本波输出(s31)。以后，在定时(3)～(5)等也进行同样的处理。

[有关实施方式的转流插入电路的动作例2]

如在动作例1中说明那样，与电路67及或电路68在不发生转流波形的重复的情况下，不给输出pwm信号带来影响。但是，在发生两个转流波形的重复的情况下，与电路67及或电路68生成将两个转流波形重复的波形。以下，对这样的转流插入电路60的动作例2进行说明。图14是转流插入电路60的动作例2的流程图。图15及图16是表示动作例2的输入pwm信号、5个延迟电路的输出及输出pwm信号的关系的图。

图14的步骤s41～步骤s44与动作例1是同样的。转流控制电路66将多路复用器69切换为基本波输出(s41)，在该状态下由5个延迟电路及转流控制电路66取得通知定时(1)的起动信号(s42)。于是，进行基于第一延迟电路61的延迟输出动作(s43)，转流控制电路66根据第一延迟电路61的逻辑设定寄存器61c的设定值，将多路复用器69的输出切换为或输出及与输出的某个(s44)。

接着，由5个延迟电路及转流控制电路66取得通知定时(2)的起动信号(s45)。于是，进行通过第二延迟电路62的延迟输出动作(s46)，转流控制电路66根据第二延迟电路62的逻辑设定寄存器62c的设定值将多路复用器69的输出切换为或输出及与输出的某个(s47)。即，在动作例2中，在从第一延迟电路61输出完成信号之前进行第二延迟电路62的延迟输出动作。因而，发生转流波形的重复。这里，在步骤s47中选择了或输出的情况下，第一延迟电路61的输出及第二延迟电路62的输出被以或逻辑相加，在步骤s47中选择了与输出的情况下，第一延迟电路61的输出及第二延迟电路62的输出被以与逻辑相加。即，如图15及图16所示那样自动地进行转流波形的合成。另外，图16表示定时(2)比图15早的情形。

然后，第一延迟电路61向转流控制电路66输出完成信号(s48)。如果是动作例1，则转流控制电路66将多路复用器69切换为基本波输出。相对于此，在动作例2中，转流控制电路66由于第二延迟电路62是动作中，所以不进行多路复用器69的输出的切换(s49)。

然后，第二延迟电路62向转流控制电路66输出完成信号(s50)。转流控制电路66以取得了完成信号为触发事件，将多路复用器69切换为基本波输出(s51)。

如以上说明，根据转流插入电路60，在转流波形重复的情况下自动地进行转流波形的合成。

[效果等]

如以上说明，矩阵变换器控制装置20具备与多个pwm信号(例如基波pwm01～基波pwm06)的逻辑的变化定时(图7的(1)～(5))对应的多个延迟电路，该多个pwm信号用来控制矩阵变换器10具有的多个开关元件(例如sw01～sw06)的接通及断开。在上述实施方式中，多个延迟电路是第一延迟电路61、第二延迟电路62、第三延迟电路63、第四延迟电路64及第五延迟电路65。多个延迟电路中的各个延迟电路在以与该延迟电路对应的变化定时为起点的期间中，使多个pwm信号中的、用来控制多个开关元件中包含的对象开关元件(例如sw01)的对象pwm信号(例如基波pwm01)延迟对该延迟电路设定的延迟量并输出。

这样的矩阵变换器控制装置20由于与多个pwm信号的逻辑的变化定时对应而具有多个延迟电路，所以矩阵变换器控制装置20的控制算法被简单化。因而，矩阵变换器控制装置20能够作为通用性较高的微型计算机等的便宜的集成电路实现。

此外，例如矩阵变换器控制装置20还具备将多个延迟电路的输出的逻辑与作为第一信号而输出的与电路67、和将多个延迟电路的输出的逻辑或作为第二信号而输出的或电路68。

这样的矩阵变换器控制装置20在发生转流波形的重复那样的情况下能够容易地将转流波形合成。在矩阵变换器控制装置20中，不需要在有关比较例的转流插入电路50中为了与转流的重复对应而需要的庞大的数量的延迟电路。不仅如此，矩阵变换器控制装置20也能够实现今后也被更新的全部的转流样式。此外，矩阵变换器控制装置20由于通用性较高，具有简单的结构，所以能够作为微型计算机等的便宜的集成电路实现。

此外，例如矩阵变换器控制装置20还具备转流控制电路66，所述转流控制电路66将对象pwm信号向对象开关元件输出，在上述变化定时的各自中，将被向对象开关元件输出的信号从对象pwm信号切换为第一信号及第二信号的某个。

这样的矩阵变换器控制装置20通过上述信号的切换，能够将由延迟电路生成的转流波形插入到对象pwm信号的基本波形中。

此外，例如以对象pwm信号为信号处理的对象的多个延迟电路的总数是5个。

这样的矩阵变换器控制装置20由于与1个pwm信号对应的延迟电路的数量被缩减为5个，所以能够抑制电路规模的增大。这样的矩阵变换器控制装置20能够作为微型计算机等的便宜的集成电路实现。

此外，例如上述变化定时基于周期性地反复增加及减少的计数值、与数值不同的两个阈值的比较来设定。两个阈值例如是比较寄存器a1的设定值及比较寄存器b1的设定值。

这样的矩阵变换器控制装置20能够基于计数值与数值不同的两个阈值的比较来决定变化定时。

此外，电力变换系统100具备矩阵变换器控制装置20和矩阵变换器10。

这样的电力变换系统100起到与矩阵变换器控制装置20同样的效果。

(其他实施方式)

以上，对实施方式进行了说明，但本发明并不限定于上述实施方式。

例如，在上述实施方式中，1个转流插入电路具备5个延迟电路，但1个转流插入电路具备的延迟电路的总数并不限定于5个。例如，也可以第五延迟电路被省略，1个转流插入电路具备的延迟电路的总数是4个。1个转流插入电路具备的延迟电路的总数也可以是6个以上。多个延迟电路只要与pwm信号的逻辑的变化定时对应就可以，关于个数没有被特别限定。

此外，上述实施方式的定时的用语不需要被严密地解释。也可以将上述实施方式的定时作为拥有某种程度的宽度的期间来解释。

此外，在上述实施方式中说明的电路结构是一例，本发明并不限定于上述电路结构。即，与上述电路结构同样，能够实现本发明的特征性的功能的电路也包含在本发明中。例如，在能够实现与上述电路结构同样的功能的范围中相对于某个元件串联或并联地连接着开关元件(晶体管)、电阻元件或电容元件等的元件的结构也包含在本发明中。

此外，在上述实施方式中，控制电路等的构成要素由硬件实现。但是，控制电路等的构成要素也可以通过执行适合于该构成要素的软件程序来实现。控制电路等的构成要素也可以通过cpu或处理器等的程序执行部将记录在硬盘或半导体存储器等的记录介质中的软件程序读出并执行来实现。

此外，在上述实施方式中，也可以由其他的处理部执行特定的处理部执行的处理。此外，在上述实施方式中说明的动作例中，既可以将多个处理的顺序变更，也可以将多个处理并行地进行。

除此以外，对各实施方式施以本领域技术人员想到的各种变形而得到的形态、或在不脱离本发明的主旨的范围内通过将各实施方式的构成要素及功能任意地组合而实现的形态也包含在本发明中。例如，本发明也可以作为矩阵变换器的控制方法实现。

产业上的可利用性

本发明的矩阵变换器控制装置作为能够从交流电源生成新的频率的交流电力的电力变换装置是有用的。

标号说明

10矩阵变换器

20矩阵变换器控制装置

21周期控制电路

21a周期寄存器

21b二进制计数器

22第一基本波形生成电路

22a第一比较电路

23第二基本波形生成电路

23a第二比较电路

24第三基本波形生成电路

24a第三比较电路

30三相交流电源

40电动机

50转流插入电路

51转流控制电路

52转流动作选择寄存器

53转流时间设定寄存器

54、69多路复用器

60转流插入电路

61第一延迟电路

61a、62a、63a、64a、65a时间设定寄存器

61b、62b、63b、64b、65b输出生成电路

61c、62c、63c、64c、65c逻辑设定寄存器

62第二延迟电路

63第三延迟电路

64第四延迟电路

65第五延迟电路

66转流控制电路

67与电路

68或电路

100电力变换系统