一种死区时间可调的两路驱动信号发生电路的制作方法

本发明属于有源箝位驱动电路领域，涉及一种死区时间可调的两路驱动信号发生电路。

背景技术：

有源箝位dc/dc变换器拓扑结构有两种，分为低边箝位和高边箝位。低边箝位拓扑的主功率mos管与箝位mos管驱动波形要求两路驱动信号保持同步、同相，且保持一定的死区时间；高边箝位拓扑的主功率mos管与箝位mos管的驱动波形要求两路驱动信号保持互补，且保持一定死区时间。两路驱动信号的获取以及死区时间的控制极为重要，有源箝位驱动波形通常采用以下两种方式。

(1)集成控制器驱动技术，如图1所示，采用有源箝位pwm控制器(lm5025)的典型应用电路，lm5025可自主生成两路互相交叠的波形，经变换后获得同步、同相且带死区的两路驱动信号，可以直接驱动主功率nmos管与箝位pmos管，两路驱动信号的死区时间可调。主功率mos管开通前死区时间t1和关断后死区时间t2相等，由time引脚的下拉电阻rset确定。在应用中通常遇到以下问题：符合有源箝位驱动波形的控制ic种类少且价格高；在不同工况下工作时，主功率回路的寄生参数不同，导致漏源电压波形的变化率不同，所以真正需要主功率mos管的开通死区时间t1和关断死区时间t2并不相等，需要独立调节，而集成控制器无法实现两个死区时间的独立调节。

(2)分立元件驱动技术，如图2所示，采用分立器件实现两路驱动信号电路，设定初始条件pwm信号和vgs1为高电平时，q1导通，a点电压为0；三极管t2和三极管t3导通，vgs2为0，q2关断，此时由于电容c2上的电压与辅助源电压vdd相等，三极管t1截止，电容c1电压等于vdd。当pwm由高变低时，vgs1由高变低；q1、三极管t2和三极管t3关断，a点电压上升；此时二极管d1阴极电压为va+vdd，且通过电阻r1、电阻r2向电容c2充电，使得电容c2电压由vdd逐渐上升，在电容c2电压达到va+vdd前，三极管t1导通，此时vgs2输出电压为va+vdd，当电容c2电压达到va+vdd时，三极管t1关断，此时由于三极管t2和三极管t3均关断，驱动电压vgs2仍保持高电平。q1关断后与q2开启前的死区时间由三极管t2和三极管t3响应时间决定。当pwm由低变高时，vgs1信号经延迟电路延时后升高，此时q1经延迟后导通，a点电压经延迟后下降为0；三极管t2和三极管t3导通，vgs2下降为0；当a点下降为0时，电容c2电压通过电阻r2和二极管d2放电。q2关断后与q1开通前延迟时间由延时电路控制。该驱动电路的优点在于均由分立器件构成，不足在于，该电路对主功率管开通前死区三极管t1和关断后死区三极管t2不能独立控制，同时该电路为浮栅驱动，只能用于驱动高边有源箝位电路。

技术实现要素：

本发明的目的在于克服上述现有技术中有源箝位驱动电路中主功率mos管开通前死区时间与关断后死区时间无法独立调节的缺点，提供一种死区时间可调的两路驱动信号发生电路。

为达到上述目的，本发明采用以下技术方案予以实现：

一种死区时间可调的两路驱动信号发生电路，包括第一驱动信号发生电路以及第二驱动信号发生电路；

第一驱动信号发生电路包括第一延时电路、第一比较器和第一上拉电阻；第一延时电路一端用于输入pwm信号，另一端与第一比较器的同相端连接，第一比较器的反相端用于输入参考电压，第一比较器的输出端用于输出第一驱动信号；第一上拉电阻的一端连接第一比较器的输出端，另一端连接第一比较器的供电端；

第二驱动信号发生电路包括第二延时电路、第二比较器、第三比较器、第二上拉电阻、第三上拉电阻、第一下拉电阻和第二下拉电阻；第二比较器的反相端用于输入pwm信号，第二比较器的输出端通过第二延时电路连接第三比较器的同相端，第三比较器的输出端用于输出第二驱动信号，且第二驱动信号与第一驱动信号互补，第二比较器的同相端和第三比较器的反相端均用于输入参考电压；第二上拉电阻和第三上拉电阻的一端分别连接第二比较器和第三比较器的输出端，另一端分别连接第二比较器和第三比较器的供电端；第一下拉电阻和第二下拉电阻的一端分别连接第二比较器和第三比较器的输出端，另一端均接地。

本发明进一步的改进在于：

所述第二驱动信号发生电路还包括第四比较器和第四上拉电阻；

第四比较器的反相端连接第三比较器的输出端，第四比较器的输出端用于反相的第二驱动信号，第四比较器的同相端用于输入参考电压；第四上拉电阻的一端连接第四比较器的输出端，另一端连接第四比较器的供电端。

所述第一延时电路包括二极管、电阻和电容；

二极管与电阻并联连接，二极管的阴极用于输入pwm信号，阳极与电容的一端以及第一比较器的同相端均连接，电容的另一端接地。

所述第二延时电路包括二极管、电阻和电容；

二极管与电阻并联连接，二极管的阴极与第二比较器的输出端连接，阳极与电容的一端以及第三比较器的同相端均连接，电容的另一端接地。

还包括pwm信号发生电路；pwm信号发生电路包括pwm控制器、第一分压电阻和第二分压电阻；

pwm控制器的output引脚与第一延时电路和第二比较器的反向端均连接；第一分压电阻的第一端连接pwm控制器的vc引脚，第二端连接第二分压电阻的第一端，第二分压电阻的第二端接地；pwm控制器的vc引脚与第一比较器、第二比较器和第三比较器的供电端均连接，第二分压电阻的第一端与第一比较器的反相端、第二比较器的同相端和第三比较器的反相端均连接。

所述pwm控制器为uc1843pwm控制器。

所述pwm信号发生电路还包括稳压管，稳压管正极接地，负极与pwm控制器的vc引脚以及第一分压电阻的第一端均连接。

与现有技术相比，本发明具有以下有益效果：

本发明死区时间可调的两路驱动信号发生电路，设置第一驱动信号发生电路以及第二驱动信号发生电路进行两路驱动信号的产生，两路驱动信号可进行有源箝位电路的驱动，第一驱动信号可以驱动主功率nmos管，第二驱动信号可以驱动高边箝位nmos管，并在第一驱动信号发生电路中设置第一延时电路，第二驱动信号发生电路中设置第二延时电路，这样使得主功率nmos管开通前死区时间与关断后死区时间为第一延时电路和第二延时电路的差值，通过调节第一延时电路和第二延时电路的时间常数可以分别精确调节开通和关断死区时间，基于第一延时电路和第二延时电路时间常数的独立调节，实现了两路驱动信号的开通和关断死区时间的独立调节；并且，两路驱动信号的电平幅值、上升与下降时间均由比较器决定，信号质量相较于基于分立元件驱动技术的驱动方案有较大的提升。同时，整个电路中采用通用器件设计，通过比较器和电阻等器件构成，线路结构简单易于实现，元器件成本低。

进一步的，设置第四比较器，将第二驱动信号进行反相，反相的第二驱动信号与第一驱动信号同相，这样反相的第二驱动信号可用于驱动低边箝位pmos管。

进一步的，第一延时电路和第二延时电路均由二极管、电阻和电容构成，线路结构简单易于实现，元器件成本低；时间常数由电阻和电容决定，易于控制。

进一步的，pwm信号发生电路还包括稳压管，保证pwm控制器的vc引脚的输出电压稳定，进而稳定比较器中的基准电压vref。

附图说明

图1为采用集成控制器驱动的有源箝位电路拓扑图；

图2为采用分立器件驱动的有源箝位电路拓扑图；

图3为本发明实施例的死区时间可调的两路驱动信号发生电路拓扑图；

图4为本发明实施例的关键点波形图；

图5为本发明实施例的pwm信号发生电路拓扑图；

图6为本发明实施例中两路驱动信号发生电路在低边正激有源箝位电路的应用实例拓扑图；

图7为本发明实施例中两路驱动信号发生电路在高边正激有源箝位电路的应用实例拓扑图；

图8为本发明实施例中两路驱动信号发生电路在正激同步整流电路的应用实例拓扑图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

参见图3，本发明死区时间可调的两路驱动信号发生电路，包括第一驱动信号发生电路以及第二驱动信号发生电路。

第一驱动信号发生电路包括第一延时电路、第一比较器u1和第一上拉电阻；第一延时电路一端用于输入pwm信号，另一端与第一比较器u1的同相端连接，第一比较器u1的反相端用于输入参考电压，第一比较器u1的输出端用于输出第一驱动信号，可直接用于驱动有源箝位电路的主功率nmos管；第一上拉电阻r3的一端连接第一比较器u1的输出端，另一端连接第一比较器u1的供电端。

第二驱动信号发生电路包括第二延时电路、第二比较器u2、第三比较器u3、第二上拉电阻r4、第三上拉电阻r5、第一下拉电阻r7和第二下拉电阻r8；第二比较器u2的反相端用于输入pwm信号，第二比较器u2的输出端通过第二延时电路连接第三比较器u3的同相端，第三比较器u3的输出端用于输出第二驱动信号，第二驱动信号与第一驱动信号互补，第二驱动信号可直接用于驱动高边箝位型有源箝位电路的高边箝位nmos管，第二比较器u2的同相端、第三比较器u3的反相端和第四比较器u4的同相端均用于输入参考电压；第二上拉电阻r4和第三上拉电阻r5的一端分别连接第二比较器u2和第三比较器u3的输出端，另一端分别连接第二比较器u2和第三比较器u3的供电端；第一下拉电阻r7和第二下拉电阻r8的一端分别连接第二比较器u2和第三比较器u3的输出端，另一端均接地。

由于有源箝位电路分为两种：一种是高边箝位，箝位mos管为nmos管，该箝位mos管与箝位电容串联后与变压器原边绕组并联。此时两路驱动信号需要反向互补。另一种是低边箝位，箝位mos管为pmos管，该箝位mos管与箝位电容串联后与主功率nmos管的漏极和源极并联，此时两路驱动信号需保持同相。

可选的，第二驱动信号发生电路还包括第四比较器u4和第四上拉电阻r6；第四比较器u4的反相端连接第三比较器u3的输出端，第四比较器u4的输出端用于输出反相的第二驱动信号，第二驱动信号反相后与第一驱动信号同相，可用于直接驱动低边箝位型有源箝位电路的低边箝位pmos管，第四比较器u4的同相端用于输入参考电压；第四上拉电阻r6的一端连接第四比较器u4的输出端，另一端连接第四比较器u4的供电端。可选的，第一延时电路包括二极管d1、电阻r1和电容c1；二极管d1与电阻r1并联连接，二极管d1的阴极用于输入pwm信号，阳极与电容c1的一端以及第一比较器的同相端均连接，电容c1的另一端接地。

第二延时电路包括二极管d2、电阻r2和电容c2；二极管d2与电阻r2并联连接，二极管d2的阴极用于输入经第二比较器u2反向后的pwm信号，阳极与电容c2的一端以及第二比较器的同相端均连接，电容c2的另一端接地。

可选的，第一比较器u1、第二比较器u2、第三比较器u3和第四比较器u4的供电端接dc/dc变换器内部供电端，第一比较器u1、第二比较器u2、第三比较器u3和第四比较器u4的电源负极端接地。参考电压为dc/dc变换器内pwm控制芯片参考电平(ref)的分压电路的电压。

参见图4，本发明死区时间可调的两路驱动信号发生电路的具体工作方式：

(1)输入端的pwm信号为pwm控制器输出的一固定频率、固定幅度、占空比实时调整的方波电压。当输入信号由低变高时，经过电阻r1、电容c1和二极管d1组成的第一延时电路缓慢向电容c1充电，a点电压缓慢上升，电压上升速度由电阻r1和电容c1组成的时间常数决定，经δa1时间后，va大于参考电压vref，第一比较器u1输出高电平。当输入信号由高变低时，由于二极管d1的存在，电容c1很快放电，a点电压被迅速拉低，第一比较器u1输出低电平。第一比较器u1的输出端形成outa输出，即第一驱动信号。

(2)第二驱动信号发生电路输入端为pwm方波信号，接入第二比较器u2反相端后，原pwm方波信号的电平反转后输出vb。vb电压波形经过电阻r2、电容c2和二极管d2组成的第二延时电路缓慢向电容c2充电，c点电压缓慢上升，上升速度由电阻r2和电容c2时间常数决定，经δb1时间后，vc大于vref，第三比较器u3输出高电平。当输入信号由高变低时，由于二极管d2的存在，电容c2很快放电，c点电压被迅速拉低，第三比较器u3输出低电平，第三比较器u3输出端接第四比较器u4的反相端，第三比较器u3输出信号经第四比较器u4再次反转，形成outb输出，即反相的第二驱动信号，此时outb与outa形成具有一定死区时间的同相信号，该信号outb直接驱动箝位pmos管。

死区时间为主功率nmos管延时驱动电路和箝位pmos管延时驱动电路的差值。高速比较器的响应时间很小，一般不超过几纳秒，此处忽略不计。电阻r1、电容c1和二极管d1组成的第一延时电路构成主功率nmos开通死区时间δa1，电阻r2、电容c2和二极管d2组成的第二延时电路构成箝位pmos开通死区时间δb1。当a点或c点电压上升达到vref时，比较器输出翻转，因此当延时电路中电容充电达到vref时所需时间即为死区时间，δa1与电阻r1和电容c1构成比例关系，δb1与电阻r2和电容c2构成比例关系，如下所示：

综上，本发明死区时间可调的两路驱动信号发生电路，通过第一延时电路与第二延时电路实现了两路驱动信号的死区控制，通过调节第一延时电路与第二延时电路的时间常数可以分别精确调节两路驱动信号的开通和关断死区时间。并且，两路驱动信号的电平幅值、上升与下降时间均由比较器决定，信号质量好于现有基于分立元件驱动技术的驱动方案。同时，整个电路采用通用器件，通过高速电压比较器、电阻、电容以及二极管构成，线路结构简单易于实现，元器件成本低。

参见图5，可选的，本发明死区时间可调的两路驱动信号发生电路还包括pwm信号发生电路。

pwm信号发生电路包括pwm控制器、第一分压电阻rc和第二分压电阻rb。pwm控制器的output引脚与第一延时电路和第二比较器u2的反向端均连接；第一分压电阻rc的第一端连接pwm控制器的vc引脚，第二端连接第二分压电阻rb的第一端，第二分压电阻rb的第二端接地；pwm控制器的vc引脚与第一比较器u1、第二比较器u2、第三比较器u3和第四比较器u4的供电端均连接，第二分压电阻rb的第一端与第一比较器u1的反相端、第二比较器u2的同相端、第三比较器u3的反相端和第四比较器u4均连接。

优选的，pwm控制器为uc1843pwm控制器。

pwm信号发生电路还包括稳压管，稳压管正极接地，负极与pwm控制器的vc引脚以及第一分压电阻的第一端均连接，保证pwm控制器的vc引脚的输出电压稳定。

参见图6，本发明死区时间可调的两路驱动信号发生电路在低边有源箝位单端正激变换电路的应用实例图。该有源箝位正激电路由输入滤波电感li、输入滤波电容ci、主功率nmos管q1、箝位pmos管q2、箝位电容cc、主功率变压器t、次级整流管q3、次级续流管q4、输出电感lo以及输出电容co构成。输入电压vin与输入电感li一端连接，li另一端与接地电容ci另一端连接，同时连接到变压器原边绕组同名端，变压器原边绕组异名端与主功率nmos管q1串联后接地。箝位电容cc与箝位pmos管q2串联后与主功率nmos管q1漏源极并联。变压器次级绕组同名端与次级续流管q4漏极连接，次级续流管q4源极接输出地，变压器次级绕组异名端与次级整流管q3漏极连接，次级整流管q3源极接输出地。次级续流管q4漏极经输出电感lo连接到输出端vout，vout经输出电容co连接到输出地。该应用实例中，两路驱动信号需要同相，因此最终第一比较器u1的输出端outa直接驱动主功率nmos管q1，第四比较器u4的输出端outb直接驱动箝位pmos管q2。

pwm方波输入信号由pwm控制器(uc1843)的output引脚输出；vcc由pwm控制器的vc引脚经稳压管za稳压后输出；vcc经第一分压电阻rc和第二分压电阻rb分压后输出vref信号。outa端驱动主功率nmos管q1栅极，outb端经过整形电路后输出负电平驱动箝位pmos管q2。其中，整形电路由隔直电容ca并联二极管da和电阻ra构成。

参见图7，本发明死区时间可调的两路驱动信号发生电路在高边正激有源箝位电路的实例应用图。该有源箝位正激电路的箝位管q6为nmos。高边箝位电路为箝位电容cc与箝位nmos管q6串联后与变压器原边绕组并联。该应用实例中，两路驱动信号需要互补，最终第一比较器u1的输出端outa直接驱动主功率nmos管q5，第三比较器u3的输出端outb直接驱动箝位nmos管q6。

参见图8，本发明死区时间可调的两路驱动信号发生电路在同步整流电路的实例应用图。该正激电路的复位电路可采用无源无损吸收电路，由电感nr、二极管dr和电容cr构成，次级为同步整流电路。该应用实例选中，两路驱动信号需要同相，最终第一比较器u1的输出端outa直接驱动次级整流管q10，第三比较器u3的输出端outb直接驱动次级续流管q11。本发明死区时间可调的两路驱动信号发生电路的死区可调，可防止整流管与续流管共通现象的发生，从而完全消除变压器副边直通的可能，在初级开关管q9驱动加入延时网络，保证次级续流管q11的开通先于初级开关管q9，使次级整流管q10上的栅极电荷提前泄放完毕。延时网络由电阻rd与下拉电容cd并联构成，电阻rd的一端接outa驱动信号，另一端驱动初级开关管q9栅极。其中，下拉电容cd很小，可以等效为初级开关管q9的栅源寄生电容。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。