。第一模数转换模块217用来连接模拟信号预处理模块1的输出端。
[0037]DSP芯片21的外围电路上设有一个7.8MHz的晶振和一个手动重置按钮。
[0038]复杂可编程逻辑器件22作为DSP芯片21和外部设备进行信号传递的中转站。很多信号只是简单的从DSP芯片21发送给复杂可编程逻辑器件22，再由复杂可编程逻辑器件22不经任务处理发送给外部设备，或是由外部设备发送给复杂可编程逻辑器件22，复杂可编程逻辑器件22转发给DSP芯片21。其作用在于:一是可以在外部设备和DSP芯片21之间起一定的隔离作用，保护DSP芯片21 ;二是方便布线，减小由于引线杂乱造成的电磁干扰。
[0039]复杂可编程逻辑器件22对所输入的信号进行逻辑运算远比DSP芯片21要容易，因此，一些在DSP芯片21中需要很杂运算才能发出的信号，可以直接将原始信号发送给复杂可编程逻辑器件22，由复杂可编程逻辑器件22，进行逻辑运算。因此复杂可编程逻辑器件22上设有第二模数转换模块，连接模拟信号预处理模块1。
[0040]比如测量电流，由于互感器的漏感所造成的测量信号畸变，需要加入一个空白间隙信号来除去，这个功能是通过对一个三级管开关控制来完成的，而三级管的移相脉宽调制信号，刚好是开关管驱动信号通过逻辑运算才可以实现的。由DSP芯片21来直接发出上述三级管移相脉宽调制信号，会非常麻烦，但由复杂可编程逻辑器件22发出，只需简单计算就可以完成。还比如一些状态控制信号总是成对出现，且互为相反，如果要DSP芯片21来发出，则会占用DSP芯片21的宝贵的10接口资源，用复杂可编程逻辑器件22就可以将DSP芯片21发来的一个信号变为几个信号，节省了 DSP芯片21的资源，也减轻了 DSP芯片21的负担。
[0041]复杂可编程逻辑器件22可以对整个控制系统起到保护的作用。对于微控单元2，当DSP芯片21出现问题时，如何立即关断硬件电路，保护整个控制系统是必须要考虑的问题，复杂可编程逻辑器件22的存在可以降低这类事故的风险。通过在复杂可编程逻辑器件22上的看门狗模块，在DSP芯片21正常时，复杂可编程逻辑器件22将会正常工作，一旦DSP芯片21出现故障，复杂可编程逻辑器件22将在很短的时间内停止对来自DSP芯片21信号的转发，并且发出错误信号，开启保护，使整个控制系统更不容易损坏。
[0042]本实施例中，复杂可编程逻辑器件22为EPM570型复杂可编程逻辑器件22，其外围电路主要包括一个50M晶振以及一个标准JTAG程序下载接口。
[0043]驱动模块3的主要功能是接收来自微控单元2的控制信号，发出能够驱动IGBT开关管移相脉宽调制信号，同时做好辅助电源4与微控单元2的隔离工作。
[0044]本实施例中，驱动模块3采用全桥拓扑主电路，控制全桥拓扑主电路最常用的方法是移相控制。使用DSP芯片21发出移相脉宽调制信号相对较复杂，因此驱动模块3配备了一款移相全桥控制芯片作为全桥拓扑主电路，所述移相全桥控制芯片为UC3875型移相全桥控制芯片，用来产生移相移相脉宽调制信号，驱动IGBT开关管。由于全桥拓扑主电路中高位开关管工作电压较高，达到300V，没有合适的移相全桥控制芯片，因此采用驱动变压器来设计全桥拓扑主电路。
[0045]UC3875型移相全桥控制芯片中的移相谐振控制器是专门针对全桥功率模块设计。它可以在频率很高的情况下产生固定频率的谐振零电压开关移相脉宽调制信号。UC3875型移相全桥控制芯片既可以工作在电压模式下，也可以工作在电流模式下。对于峰值电流模式，UC3875型移相全桥控制芯片还提供了谐波补偿功能。UC3875型移相全桥控制芯片不仅自身具备可产生高达2MHz的系统时钟模块，还可以接入外部时钟，而且当多个UC3875型移相全桥控制芯片的系统时钟模块的接口串连时，所有UC3875型移相全桥控制芯片都将同步到最快的时钟。UC3875型移相全桥控制芯还可以独立编程调节两个桥臂的死区时间，且具有低压锁死、软启动、周期性过流检测等保护功能。
[0046]除此之外，UC3875型移相全桥控制芯片还具有一个带宽10MHz的误差放大器，方便整个控制系统的电路的设计。UC3875型移相全桥控制芯片的四个移相脉宽调制信号输出端，每个移相脉宽调制信号输出端所发出的移相脉宽调制信号都为发送占空比50%的移相脉宽调制信号，且每个移相脉宽调制信号输出端都具备高达2A的图腾柱驱动电流。
[0047]由于UC3875型移相全桥控制芯片输出的移相脉宽调制信号的电平为0V到12V，而驱动IGBT开关管理想的移相脉宽调制信号的电平应为-8V到15V，-8V可以保证IGBT开关管可靠关断，15V可以保证IGBT开关管饱和导通。除此之外，为了使移相脉宽调制信号的上升沿和下降沿更加陡峭，驱动模块3的功率也需要放大。虽然UC3875型移相全桥控制芯片本身有很大的驱动电流，但直接使用UC3875型移相全桥控制芯片驱动，长时间工作会使UC3875型移相全桥控制芯片温度过高，容易造成UC3875型移相全桥控制芯片损坏。因此在UC3875型移相全桥控制芯片的输出端设置了专门的驱动电路。
[0048]该驱动电路包括:串联在+12V电源端和接地端之间的PM0S管Q3和NM0S管Q4，其中PM0S管Q3的漏极接+12V电源端，PM0S管Q3的源极接NM0S管Q4的源极，NM0S管Q4的漏极接地。PM0S管Q3的基极和NM0S管Q4的基极同时通过电阻值为200 Ω的电阻R25连接UC3875型移相全桥控制芯片的输出端，构成该驱动电路的输入端，NM0S管Q4的源极连接电容值为2.2 μ F的电容C30。
[0049]该驱动电路还包括变压器Τ1，变压器Τ1包括输入线圈L1和输出线圈L2。其中电容C30连接输入线圈L1的同名端，NM0S管Q4的漏极接输入线圈L1的非同名端。输出线圈L2的同名端连接二极管D3的正极，非同名端连接二极管D7的正极。二极管D3的负极和二极管D7的负极也是相互连接的，同时二极管D7上并联有一个阻值为470 Ω的电阻R27。二极管D3的负极连接二极管D4的正极，二极管D7的负极连接NM0S管Q5的基极，NM0S管Q5的漏极连接输出线圈L2的非同名端。NM0S管Q5的源极连接NM0S管Q6的基极，NM0S管Q6的漏极连接NM0S管Q5的漏极。二极管D4的负极连接NM0S管Q6的源极。同时二极管D4的负极连接肖特基二极管D5的负极，肖特基二极管D5的击穿电压为8V。NMOS管Q6的源极连接电容值为2.2 μ F的电容C31。电容C31与肖特基二极管D5的正极连接。肖特基二极管D5的正极还连接电阻R26的输入端，电阻R26的阻值为10k Ω，电阻R26的输出端与NMOS管Q6的漏极之间设有电阻R28，电阻R28的阻值为10k Ω。电阻R26的输出端与NMOS管Q6的漏极之间设有肖特基二极管D6，肖特基二极管D6的正极连接NMOS管Q6的漏极，肖特基二极管D6的负极连接电阻R26的输出端，肖特基二极管D6的击穿电压为15V。肖特基二极管D6的正极连接NMOS管Q6的漏极。肖特基二极管D6用于输出-8V和+15V的移相脉宽调制信号。
[0050]辅助电源4分别连接+3.3V电源端、+12V电源端，接地端和驱动模块3。
[0051]本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。
【主权项】
1.一种直流输电串并联转换器用控制系统中的驱动电路，其特征在于:包括串联在+12V电源端和接地端之间的PMOS管Q3和NMOS管Q4，其中所述PMOS管Q3的漏极接+12V电源端，所述NMOS管Q4的漏极接地； 所述PMOS管Q3的基极和所述NMOS管Q4的基极同时通过电阻R25连接所述移相全桥控制芯片的输出端，构成该驱动电路的输入端； 该驱动电路还包括变压器T1，所述变压器T1包括输入线圈L1和输出线圈L2 ;所述NMOS管Q4的源极和所述输入线圈L1的同名端通过电容C30连接； 所述NMOS管Q4的漏极接所述输入线圈L1的非同名端； 所述输出线圈L2的同名端连接二极管D3的正极，非同名端连接二极管D7的正极；所述二极管D3的负极和所述二极管D7的负极连接，所述二极管D7上并联有电阻R27 ;所述二极管D3的负极连接二极管D4的正极，所述二极管D7的负极连接NMOS管Q5的基极，所述NMOS管Q5的漏极连接所述输出线圈L2的非同名端；所述NMOS管Q5的源极连接NMOS管Q6的基极，所述NMOS管Q6的漏极连接所述NMOS管Q5的漏极，所述二极管D4的负极连接所述NMOS管Q6的源极； 所述二极管D4的负极连接肖特基二极管D5的负极，所述NMOS管Q6的源极连接电容C31，所述电容C31与所述肖特基二极管D5的正极连接； 所述肖特基二极管D5的正极连接电阻R26的输入端，所述电阻R26的输出端与所述NMOS管Q6的漏极之间设有电阻R28和肖特基二极管D6，所述肖特基二极管D6的正极连接所述NMOS管Q6的漏极，所述肖特基二极管D6的负极连接所述电阻R26。2.根据权利要求1所述一种直流输电串并联转换器用控制系统中的驱动电路，其特征在于:所述电容C30和所述电容C31的电容值为2.2 yF，电阻R27的电阻值为470Ω，所述电阻R26所述电阻R28的电阻值均为10k Ω，所述电阻R25的电阻值为200 Ω，所述肖特基二极管D5的击穿电压为8V，所述肖特基二极管D6的击穿电压为15V。
【专利摘要】本发明公开了一种直流输电串并联转换器用控制系统中的驱动电路，包括PMOS管Q3、NMOS管Q4和变压器T1，PMOS管Q3的基极和NMOS管Q4的基极连电阻R25，变压器T1包括输入线圈L1和输出线圈L2；NMOS管Q4的源极连输入线圈L1的同名端；NMOS管Q4的漏极接输入线圈L1的非同名端；输出线圈L2的同名端连二极管D3的正极，非同名端连二极管D7的正极；二极管D3的负极连二极管D4的正极、二极管D7的负极和NMOS管Q5的基极，NMOS管Q5的漏极连输出线圈L2的非同名端和NMOS管Q6的漏极，二极管D4的负极连肖特基二极管D5的负极和NMOS管Q6的源极，肖特基二极管D5连电阻R26，电阻R26与NMOS管Q6的漏极之间设有电阻R28和肖特基二极管D6。
【IPC分类】H02M1/08
【公开号】CN105391274
【申请号】CN201510746927
【发明人】梅彦, 金琪, 张弛, 张 杰, 杨振睿, 李佳文, 王斌, 何正宇, 叶志刚, 石英超, 仲隽伟
【申请人】国网上海市电力公司
【公开日】2016年3月9日
【申请日】2015年11月6日