输出数字形式的代表一个或多个物理信号量值的数据作为采样数据。
[0040]在另外实施例中，所述数据采集模块还可以为下列形式之一或组合:模拟数字转换采集电路;光纤、光电转换电路及接收处理模块组成的数据采集模块;差分电缆线、差分信号接收电路及接收处理模块组成的数据采集模块。具体地，所述数据采集模块为单重化的或冗余的采集电路及接收处理模块，如冗余时，冗余数量为2或以上。所述数据采集模块以物理可见或不可见(如FPGA中不同寄存器)的形式提供η个采样数据。
[0041]图3为本发明实施例三网络发送模块具体实现结构示意图；如图3所示，本实施例可以适用于单FPGA实现处理和发送的情形。具体地，网络发送模块300包括:存储块、网络块、比较器，所述存储块用于分别存储接收到冗余的处理结果数据;所述网络块用于对冗余的处理结果数据进行处理生成冗余的网络数据帧;所述比较器用于判断冗余的网络数据帧是否一致，如果一致则发送冗余的网络数据帧之一或全部;否则不发送。
[0042]本实施例中，优选地，所述存储块包括若干个数据块，所述若干个数据块用于选择性的存储接收到的冗余的处理结果数据。具体地，所述存储块包括第一数据块、第二数据块、第三数据块以及第四数据块，所述第一数据块和第三数据块用于分别存储接收来自第一处理器接口的第一处理结果数据，所述第二数据块和第四数据块用于分别存储接收来自第二处理器接口的第二处理结果数据。
[0043]本实施例中，优选地，所述网络块进一步用于对第一数据块存储的第一处理结果数据和第二数据块存储的第二处理结果数据进行组合、处理生成第一网络数据帧，以及对第三数据块存储的第一处理结果数据和第四数据块存储的第二处理结果数据进行组合、处理生成第二网络数据帧。本实施例中，在根据第一/第二处理结果数据生成第一/第二网络数据帧时，可以合并第一 /第二处理结果数据并加上必要的网络帧的格式数据和校验数据后生成第一 /第二网络数据帧。
[0044]本实施例中，进一步地，所述网络比较器用于判断第一网络数据帧和第二网络数据帧是否一致，如果一致则发送所述第一网络数据帧和第二网络数据帧;否则不发送。
[0045]本实施例中，优选地，还可以包括:网络接口，用于发送所述第一网络数据帧或第二网络数据帧。
[0046]本实施例中，优选地，还可以包括:第一处理器接口以及第二处理器接口，所述第一处理器接口用于接收第一处理结果数据，所述第二处理器接口用于接收第二处理结果数据。
[0047]图4为本发明实施例四网络发送模块具体实现结构示意图；如图4所示，本实施例可以适用于双FPGA实现处理和发送的情形。具体地网络发送模块400可以包括:第一数据处理单元、第二数据处理单元以及比较器，所述第一数据处理单元包括:第一存储块、第一网络块，所述第一存储块用于存储接收到的冗余的处理结果数据;所述第一网络块用于对冗余的处理结果数据进行处理生成一网络数据帧;第二数据处理单元包括:第二存储块、第二网络块，第二存储块用于存储接收到的冗余的处理结果数据;第二网络块用于对冗余的处理结果数据进行处理生成另一网络数据帧;所述比较器用于判断所述一网络数据帧与所述另一网络数据帧是否一致，如果一致则发送所述一网络数据帧和/或所述另一网络数据帧；否则不发送。
[0048]本实施例中，优选地，所述第一存储块包括若干个数据块，所述第一存储块的若干个数据块用于选择性的存储接收到的多个处理结果数据，和/或，所述第二存储块包括若干个数据块，所述第二存储块的若干个数据块用于选择性的存储接收到的多个处理结果数据。
[0049]本实施例中，具体地，所述第一存储块至少包括第一数据块、第二数据块，第一数据块、第二数据块用于分别存储接收到的第一处理结果数据和第二处理结果数据;和/或，第二存储块包括第三数据块和第四数据块，所述第三数据块、第四数据块用于分别存储接收到的第一处理结果数据和第二处理结果数据。
[0050]本实施例中，进一步地，所述第一网络块用于对第一数据块存储的第一处理结果数据和第二数据块存储的第二处理结果数据进行组合、处理生成第一网络数据帧;和/或第二网络块用于对第三数据块存储的第一处理结果数据与第四数据块存储的第二处理结果数据进行组合、处理生成第二网络数据帧；
[0051]本实施例中，所述比较器进一步用于判断第一网络数据帧和第二网络数据帧是否一致，如果一致则发送所述第一网络数据帧和第二网络数据帧;否则不发送。
[0052]本实施例中，优选地，通过第一数据处理单元的网络接口发送第一或第二网络数据帧。可替代，也可以使用第二数据处理单元发送第一或第二网络数据帧。
[0053]本实施例中，优选地，第一数据处理单元包括第一处理器接口以及第二处理器接口，所述第一处理器接口用于接收发送的第一处理结果数据，所述第二处理器接口用于接收发送的第二处理结果数据；第二数据处理单元包括第三处理器接口以及第四处理器接口，所述第三处理器接口用于接收发送的第一处理结果数据，所述第四处理器接口用于接收发送的第二处理结果数据。
[0054]图5为本发明实施例五数据处理和发送方法流程示意图；如图5所示，其包括:
[0055]S501:冗余的数据处理结果经过冗余的发送处理，形成与冗余发送处理对应的冗余的网络数据帧；
[0056]本实施例中，所述冗余的数据处理结果是经过多个处理器或多个处理模块分别处理得到的数据处理结果。
[0057]本实施例中，分别选择所述冗余的数据处理结果的之一或组合，根据设定的协议/帧格式形成冗余的网络数据帧。
[0058]S502:冗余的网络数据帧经过数据帧比较器比较，比较通过后取其中一帧进行发送，否则不发送。
[0059]本实施例中，将所述冗余的网络数据帧进行比较，比较方法包括下述方法之一或者任一组合:帧完全相同、关键数据相同、关键数据误差小于设定范围。
[0060]图6为本发明实施例六数据处理装置结构示意图；如图6所示，其可以包括:处理器组、网络接口、输出接口，所述处理器组用于分别对从所述网络接口接收到的冗余的网络数据帧进行解析处理，分别获得其中对应的控制指令，根据控制指令一致的判定结果，控制输出接口输出有效动作信号。
[0061 ]本实施例中，所述冗余的网络数据帧，如图11和图13中RXl、RX2模块所示，为来自同一个物理网络接口的两个冗余的接收模块对一个数据帧的接收结果。
[0062]本实施例中，所述输出接口可为继电器输出接点或数据总线信号或光纤网络信号或1信号。
[0063]本实施例中，所述一致的判断结果的判断方法包括:处理器组的一个处理器根据控制指令输出控制信号(I)，另一个处理器根据控制指令输出控制信号(2)，控制信号(I)和控制信号(2)经过逻辑比较控制继电器输出，控制信号(I)和控制信号(2)分别控制继电器的电源端和驱动信号端，两个处理器相互传递信号进行判断，控制信号(I)和控制信号(2)通过总线或1线传递出去由第三方装置进行判断。
[0064]如图10和图12所示，以继电器为输出模块时，CPUl将接收到的控制命令转换为总线和I/O信号传送到输出模块，CPU2根据接收到的控制命令和自身状态分别输出启动、闭锁信号到输出模块，只有CPUUCPU2给出的信号一致输出模块对应的继电器的接点才会动作。
[0065]图7为本发明实施例七数据处理装置网络数据接收的具体结构示意图；如图7所示，本实施例对应于基于单FPGA实现的方案，具体地，网络接口 600可以包括:网络块、存储块，所述网络块用于接收冗余的网络数据帧，所述冗余的网络数据帧包括控制指令，所述存储块缓存并发送接收到的第一网络数据帧和第二网络数据。
[0066]本实施例中，优选地，所述网络块包括第一接收模块以及第二接收模块，所述第一接收模块用于通过网络接口接收第一网络数据帧，所述第二接收模块用于通过网络接口接收第二网络数据帧，所述冗余的网络数据帧包括第一网络数据帧和第二网络数据帧，所述存储块进一步用于缓存并发送接收到的第一网络数据帧和第二网络数据帧，具体可通过第一数据块和第二数据块来分别存储接收到的第一网络数据帧和第二网络数据帧。并通过第一处理器接口和第二处理器接口分别传送接收到的第一网络数据帧和第二网络数据到第一处理器和第二处理器。
[0067]本实施例中，物理网络接口模块的接收信号同时连接到网络块的第一接收模块以及第二接收模块。
[0068]上述的第一/第二处理器接口可以视情况具体确定为写接口/读接口，其作为输出接口使用。
[0069]图8为本发明实施例八数据处理装置网络数据接收的具体结构示意图；如图8所示，本实施例对应基于双FPGA实现的方案，具体地，网络接口 700包括第一数据处理单元、第二数据处理单元，所述第一数据处理单元包括:第一网络块、第一存储块，第一网络块用于接收冗余的网络数据帧中一网络数据帧，所述第一存储块用于缓存并发送所述冗余的网络数据帧中一网络数据帧；第二数据处理单元包括:第二网络块、第二存储块，第二网络块用于接收冗余的网络数据帧中另一网络数据帧，所述第二存储块用于缓存并发送冗余的网络数据帧中另一网络数据帧。
[0070]本实施例中，优选地，所述冗余的网络数据帧包括第一网络数据帧和第二网络数据帧，所述第