的方法，应用公知技术即可，因此在此省略详细的说明。
[0043]<升压动作>
[0044]接着，说明开关电源电路13的基本动作(升压动作)。输出晶体管NI为了从脉动电压Vl生成希望的升压电压V2而接通/断开。如果输出晶体管NI接通，则在线圈LI中流过经由输出晶体管NI流向接地端的线圈电流IL而积蓄其电能量。这时，输出晶体管NI的漏电压(开关电压Vsw)经由输出晶体管NI下降到大致接地电压GND，因此二极管Dl成为逆向偏压状态，从电容Cl向输出晶体管NI不流过反向电流。另一方面，如果输出晶体管NI断开，则积蓄在线圈LI中的电能量作为反向电压而释放。这时，二极管Dl成为顺向偏压状态，因此经由二极管Dl流过的线圈电流IL从升压电压V2的输出端流向后级的DC/DC变换器电路14，并且还经由电容Cl流入接地端，对电容Cl进行充电。通过重复进行上述动作，在开关电源电路13中，生成升高脉动电压Vl而得到的升压电压V2。
[0045]<振荡器>
[0046]图3是表示振荡器110的一个结构例的框图。本结构例的振荡器110包括输入监视部111、数据扫描部112、数字/模拟变换部113、斜坡电压生成部114、比较器部115、单触发脉冲生成部116。
[0047]输入监视部111监视监视电压Vmon (进而监视交流输入电压Vin和脉动电压VI)而生成基准时钟信号CKl和CK2。基准时钟信号CKl和CK2分别具有相对于监视电压Vmon的输入频率Fac为m倍和η倍的振动频率Fl和F2。例如，在Fac = 100Hz ( = 50Hz X 2)、m=20, η = 1.25的情况下，Fl = 2kHz、F2 = 125Hz。将在后面详细说明输入监视部111的结构和动作。
[0048]数据扫描部112与基准时钟信号CKl和CK2同步地周期性扫描数字信号Sd的数据值。如果按照前面的例子更具体地说明，则数据扫描部112与基准时钟信号CKl同步地，在每个周期Tl ( = 1/F1 = 0.5ms)在“_4”?“+4”之间顺序地切换数字信号Sd的数据值。
[0049]例如，在将数字信号Sd的起点数据值设为“_4”的情况下，数据扫描部112在每个周期TI，将数字信号Sd的数据值切换为“-4”一“-3”一“-2”一“-1 ”一“ ±O，，一“+1 ”一“ +2”一“ +3 ”一 “ +4 ”一 “ +3 ”一 “ +2 ”一 “+1 ”一 “ ± O ”一 “ -1 ”一 “ -2 ”一 “ -3 ”。这样，经过 8ms (=周期Tl X 16步)的时间而数字信号Sd的数据值循环一遍。
[0050]此外，数据扫描部112与基准时钟信号CK2同步地在每个周期T2 ( = 1/F2 = 8ms)将数字信号Sd复位为起点数据值(例如“_4”)。设定周期T2使其与用于以16步使数字信号Sd的数据值循环一遍的上述所要时间(=周期Tl X 16步)一致。因此，在与基准时钟信号CKl同步的上述数据扫描处理产生了一些偏差的情况下，在每个周期T2该偏差也一定被消除。
[0051 ] 数字/模拟变换部113将数字信号Sd变换为基准电压Vref (模拟电压)。与数字信号Sd的数据值对应地，在“Vref-4”?“Vref+4”之间，在每个周期Tl顺序地切换基准电压Vref的电压值。
[0052]斜坡电压生成部114与比较信号Sc同步地生成三角波形或锯齿波形的斜坡电压Vslpo更具体地说，斜坡电压Vslp在比较信号Sc的低电平期间中以固定的斜率上升，在比较信号Sc的高电平期间中复位为零值。
[0053]比较器部115对输入到反转输入端(_)的基准电压Vref和输入到非反转输入端(+)的斜坡电压Vslp进行比较，生成比较信号Sc。比较信号Sc在斜坡电压Vslp比基准电压Vref高时为高电平，在斜坡电压Vslp比基准电压Vref低时为低电平。
[0054]单触发脉冲生成部116将比较信号Sc的上升沿作为触发而对接通信号SI生成单触发脉冲。即，单触发脉冲生成部116在每次斜坡电压Vslp高于基准电压Vref时，对接通信号SI生成单触发信号。
[0055]图4是表示振荡器110的一个动作例的时序图，从纸面的上侧开始顺序地描绘出基准电压Vref、斜坡电压Vslp、以及接通信号SI。
[0056]如时刻tl?t2所示那样，在将基准电压Vref设定为最低值“Vref-4”时，到斜坡电压Vslp高于基准电压Vref为止的所要时间最短。该状态相当于将输出晶体管NI的开关频率Fsw(接通信号SI的振动频率)设定为最高值(FswH)(例如69kHz)的状态。
[0057]如时刻t3?t4所示那样，在将基准电压Vref设定为标准值“Vref ±0”时，到斜坡电压Vslp高于基准电压Vref为止的所要时间是标准的。该状态相当于将输出晶体管NI的开关频率Fsw(接通信号SI的振动频率)设定为标准值(FswM)(例如65kHz)的状态。
[0058]如时刻t5?t6所示那样，在将基准电压Vref设定为最高值“Vref+4”时，到斜坡电压Vslp高于基准电压Vref为止的所要时间最长。该状态相当于将输出晶体管NI的开关频率Fsw(接通信号SI的振动频率)设定为最低值(FswL)(例如61kHz)的状态。
[0059]此外，在本图中虽然没有明示，但如果在时刻t2?t3，基准电压Vref从最低值“Vref-4”阶段性地提高到标准值“Vref ±0”，则输出晶体管NI的开关频率Fsw (接通信号SI的振动频率)从最高值“FswH”阶段性地下降到标准值“FswM”。同样，如果在时刻t4?t5，基准电压Vref从标准值“Vref ±0”阶段性地提高到最高值“Vref+4”，则输出晶体管NI的开关频率Fsw(接通信号SI的振动频率)从标准值“FswM”阶段性地下降到最低值“FswL，，。
[0060]另一方面，与上述相反，如果基准电压Vref从最高值“Vref+4”阶段性地下降到最低值“Vref-4”，则输出晶体管NI的开关频率Fsw(接通信号SI的振动频率)从最低值“FswL”阶段性地提高到最高值“FswH”。
[0061]〈频率跳变功能〉
[0062]图5是表示频率跳变动作(开关频率Fsw的时间性变化)的一个例子的时序图。如本图所示那样，通过上述的振荡器110的动作，在每个周期Tl，在“FswL”?“FswH”之间顺序地切换开关频率Fsw。
[0063]例如，在将开关频率Fsw的起点频率设为最高值“FswH”的情况下，开关频率Fsw在每个周期Tl从最高值“FswH”经标准值“FswM”阶段性地下降到最低值“FswL”后，再次反转为上升而阶段性地提高到最高值“FswH”为止。这时，开关频率Fsw经过周期T2(=周期Tl X 16步进)循环一遍。
[0064]通过这样的频率跳变动作，能够使接通信号SI的频谱扩展，因此能够抑制噪声端子电压(传导噪声)而实现低EMI。但是，在实现了功率因数改善功能和频率跳变功能这双方的开关电源电路13中，如果与交流输入电压Vin不同步地进行频率跳变动作，则偶数次的高次谐波特性变差。以下，详细说明其机制。
[0065]<高次谐波的产生机制>
[0066]图6是用于说明高次谐波的产生机制的时序图，从纸面的上端侧开始顺序地描绘出交流输入电压Vin、脉动电压V1、交流输入电流Iin、开关频率Fsw、向开关电源电路13的输入电流I1、以及平均输入电流I lave。在本图中，将交流输入电压Vin和交流输入电流Iin的交流电源周期设为T11，将脉动电压Vl的脉动周期设为T12，将开关频率Fsw的跳变周期设为T13。
[0067]高次谐波是指周期性复合波的各分量中的基波以外的部分。特别地第η次高次谐波是指具有基波频率的η倍频率的高次谐波。此外，包含高次谐波的复合波为存在失真的波形。
[0068]如前面也说明了的那样，在具备频率跳变功能的开关电源电路13中，输出晶体管NI的开关频率Fsw周期性地变化。因此，流过线圈LI的输入电流Il周期性地变化，进而输入功率Pin(= (1/2) XLlXIlXIlXFsw)周期性地变化。
[0069]在此，在交流电源频率(50Hz或60Hz)和跳变频率(例如125Hz)相互不同步的情况下，交流输入电压Vin的正侧半周期(例如时刻til?tl2)中的输入电流Il的波形和负侧半周期(例如时刻tl2?tl3)中的输入电流Il的波形相互不一致(或者左右非对称)。其结果是交流输入电压Vin的每个半周期中的平均输入电流Ilave周期性地变动，因此它成为产生偶数次的高次谐波的原因。
[0070]此外，如果实现了频率跳变功能，则成为输入电流Il依存于交流输入电压Vin的形式，因此在交流输入电压Vin的正侧半周期和负侧半周期中输入电流Il的波形相互一致(或者左右对称)。因此，平均输入电流Ilave的周期性变动消失，因此偶数次的高次谐波也不成为问题。
[0071]但是，近年来，对LED照明设备I要求功率因数改善和低EMI的兼顾。因此，必须在实现功率因数改善功能和频率跳变功能这双方的同时，高效地抑制偶数次的高次谐波产生。
[0072]为了对应这样的要求，在本结构例的开关电源电路13中，在振荡器110设置输入监视部111，进行与交流输入电压Vin同步的频率跳变动作。以下，详细说明输入监视部111的结构和动作。
[0073]<输入监视部(第一结构例子)