电机驱动方法、电机驱动装置以及硬盘装置的制造方法

电机驱动方法、电机驱动装置以及硬盘装置的制造方法
【专利摘要】本发明涉及一种电机驱动方法、电机驱动装置以及硬盘装置。本发明用于减小电机的噪声和振动。第一占空校正电路生成第一校正后占空指示值，其以与占空指示值的增量相同的增量变化，并且在其中作为常数的偏移值被反映。第二占空校正电路生成第二校正后占空指示值，其以与占空指示值的增量不同的增量变化。选择器根据占空指示值和占空参考值之间的大小关系，输出第一校正后占空指示值和第二校正后占空指示值中的任一个作为校正后占空指示值。
【专利说明】电机驱动方法、电机驱动装置以及硬盘装置
[0001]与相关申请的交叉引用
[0002 ] 在2015年2月16日提交的日本专利申请N0.2015_0 27114的公开以引用的方式被并入本申请，所述公开包括说明书、附图以及摘要。
技术领域
[0003]本发明涉及一种电机驱动方法、电机驱动装置以及硬盘装置，并且例如涉及一种驱动使磁盘旋转的主轴电机的方法。
【背景技术】
[0004]例如，专利文献I公开了一种通过使用在其中下侧钩与上侧钩每60度的电气角度交替重复的模式，生成正弦驱动电压的方法，其中下侧钩的电压最小相被设置为GND，上侧钩的电压最大相被设置为电源。
[0005]相关技术文献
[0006]专利文献
[0007]专利文献I:日本公开特许公报N0.2005-102447

【发明内容】

[0008]近年来，例如，为了实现噪声和振动的减小，作为驱动硬盘(以下称为HDD)的主轴电机的方法，采用一种通过将正弦电流传递到电机来减小转矩波动的方法。为了将正弦电流传递给电机，有必要在电机上施加高精度的正弦电压。存在一些用于生成高精度的正弦电压的方法，诸如使用表(tab I e)的方法。
[0009]在实际中，生成的正弦电压经由驱动器被施加到电机上。因此，即使在高精度的正弦电压可以被生成时，由于在驱动器中可能出现错误，因此实际施加到电机的正弦电压的精度恶化。具体地，例如，在以PWM(脉冲宽度调制)信号为基础驱动电机的情况下，在指示给驱动器的占空与从驱动器输出的占空之间可能会出现误差。
[0010]鉴于以上内容，给出下面所述的实施例，根据说明书和附图的描述，其他目的和新颖特征将变得清晰。
[0011]根据实施例的一种电机驱动的方法，通过使用具有驱动晶体管和再生晶体管的电机驱动装置来驱动电机。驱动晶体管在其被控制为导通时将驱动电流传递给电机，而再生晶体管与驱动晶体管共同配置成半桥电路，在再生晶体管被控制为导通时，传递来自电机的再生电流。电机驱动装置执行占空指示操作、占空校正操作、PffM信号生成操作、以及驱动操作。在占空指示操作中，表示导通时间段在PWM周期中所占比例的占空指示值被输出。在占空校正操作中，占空指示值被校正，并且根据占空指示值与占空参考值之间的大小关系，第一校正后占空指示值和第二校正后占空指示值中的任一个被输出，作为校正后占空指示值。在PWM信号生成操作中，基于校正后占空指示值的PffM信号被生成。在驱动操作中，驱动晶体管在PffM信号的导通时间段被控制为导通，再生晶体管在PffM信号的关断时间段被控制为导通，响应于PffM信号从关断时间段到导通时间段的转换，再生晶体管被控制从导通变为关断，而驱动晶体管在检测到再生晶体管的关断后，被控制从关断变为导通。第一校正后占空指示值是以与占空指示值的增量相同的增量变化、反映作为常数的偏移值的值，而第二校正后占空指示值是以与占空指示值的增量不同的增量变化的值。
[0012]根据实施例，可以减小电机的噪声和振动。
【附图说明】
[0013]图1是示出根据本发明第一实施例的HDD装置的示意性配置示例的功能框图；
[0014]图2是示出图1的电机驱动装置的主要部分的配置示例的功能框图；
[0015]图3是示出图2的SPM驱动器的配置示例的电路框图；
[0016]图4是示出图2的正弦波驱动电压控制器的操作原理的说明图；
[0017]图5是示出图2的正弦波驱动电压控制器的操作原理的说明图；
[0018]图6是示出图2的正弦波驱动电压控制器的操作原理的说明图；
[0019]图7是示出图2的正弦波驱动电压控制器的操作原理的说明图；
[0020]图8是示出图3的SPM驱动器的各相的前置驱动器的配置示例的电路图；
[0021]图9A是示出图3的SPM驱动器在电流上拉时的操作示例的说明图，图9B是说明与图9A的操作对应的前置驱动器的详细操作示例的波形图；
[0022]图1OA是示出图3的SPM驱动器在电流下灌时的操作示例的说明图，图1OB是说明与图1OA的操作对应的前置驱动器的详细操作示例的波形图；
[0023I图1IA是示出图2的PffM校正器的示意性配置示例的概念图，图1lB是示出图1lA的输入/输出特性的图；
[0024]图12A和图12B是示出占空指示值的实际占空的特性示例的图；图12A示出在不执行占空校正的情况下的特性，而图12B示出在使用图1lA的配置执行校正的情况下的特性；
[0025]图13是示出在使用图1IA的配置的情况下的问题的示例的图；
[0026]图14A是示出图2的PffM校正器的另一个示意性配置示例的概念图，图14B是示出图14A的输入/输出特性的不例的图；
[0027]图15是示出在使用图14B的输入/输出特性的情况下占空指示值的实际占空的特性不例的图；
[0028]图16是示出图14A的PffMP校正器的详细配置示例的电路框图；
[0029]图17是说明根据本发明的第二实施例的电机驱动装置中的PWMP校正器的详细配置示例的电路框图；
[0030]图18是说明根据本发明的第三实施例的电机驱动装置中的PWMP校正器的详细配置示例的电路框图；
[0031]图19是说明根据本发明的第三实施例的电机驱动装置的前置驱动器的详细配置示例的电路图。
【具体实施方式】
[0032]在下面的实施例中，在必要的便利时，通过将本发明分为多个部分或实施例来描述本发明。除了明确指定的情况以外，所述多个部分或实施例相互不相关，但它们具有某种关系以使得一个可以是对其它中的一部分或全部的修改、细节、或者补充说明。在以下的实施例中，在提及元件或类似物的数量(包括个数、数值、量和范围)的情况下，在除了明确指定的情况、在原理上发明明显局限于特定的数量等的情况以外，本发明不局限于特定的数量，但可以等于或大于或小于特定的数量。
[0033]另外，在以下的实施例中，清晰的是，组件(包括元件步骤等)，除了明确指定的情况、组件在原理上被认定为明显必要的情况等以外，并不总是必要的。类似地，在以下实施例中，在提及形状、位置关系或者组件等的类似物的情况下，除了明确指定的情况、在原理上被认为明显不同的情况等以外，假定与形状等类似或接近的组件都被包括在内。这被类似地应用到数值或范围。
[0034]配置实施例中的每个功能块的电路元件，利用已知的CMOS(互补MOS晶体管)等的集成电路技术在单晶硅的半导体基板上或类似物上形成，但不限于此。
[0035]以下，参考附图对本发明的实施例进行具体描述。在用于描述实施例的所有附图中，作为通用的规则，相同的引用编号指定相同的部分，将不给出对这部分的重复描述。
[0036](第一实施例)
[0037]HDD装置的示意性配置和示意性操作
[0038]图1是示出根据本发明的第一实施例的HDD装置的示意性配置示例的功能框图。图1示出的HDD装置具有HDD控制器HDDCT、高速缓存存储器CMEM、读取/写入装置RWIC、电机驱动装置MDIC、以及磁盘机构DSKMADD控制器HDDCT例如由包含处理器的片上系统(SoC)配置。高速缓存存储器CMEM、读取/写入装置RWIC以及电机驱动装置MDIC由例如不同的半导体芯片配置。
[0039]磁盘机构DSKM具有磁盘DSK、主轴电机SPM、磁头HD、臂机构AM、音圈电机VCM、以及斜坡机构RMP。主轴电机SPM旋转磁盘DSK。音圈电机VCM经由臂机构AM控制磁头HD在磁盘DSK径向上的位置。磁头HD在由音圈电机VCM确定的预定位置处从磁盘DSK读取数据/向磁盘DSK写入数据。斜坡机构RMP是在数据读取/写入不被执行的情况下磁头HD的避退位置。
[0040]电机驱动装置MDIC具有数据/模拟转换器DAC以及VCM驱动器VCMDV以驱动音圈电机VCM。电机驱动装置MDIC还具有SPM控制器SPMCT、采样和保持电路SH、感测放大器电路SA、模拟/数据转换器ADC、SPM驱动器SPMDV、以及反电动势检测器BEMFD以驱动主轴电机SPM。另夕卜，电机驱动装置MDIC具有串行的IF&寄存器单元SIFREG以设置主轴电机SPM、音圈电机VCM等的驱动条件。
[0041 ] 读取/写入装置RWIC驱动磁头HD并且使磁头HD读取/写入数据。HDD控制器HDDCT控制整个HDD装置。例如，通过执行与串行的IF&寄存器单元SIFREG的通信，HDD控制器HDDCT向电机驱动装置MDIC给出主轴电机SPM、音圈电机VCM的驱动条件等的指示。例如，HDD控制器HDDCT向读取/写入装置RWIC给出读取/写入数据的指示。在此时，向读取/写入装置RWIC指示的写入数据和经由读取/写入装置RWIC来自于磁头HD的读取数据被保持在高速缓存存储器CMHM中。
[0042]下面，将简要描述HDD装置的一般操作。电机驱动装置MDIC从HDD控制器HDDCT接收启动主轴电机SPM的指示，并且通过使用由SPM控制器SPMCT生成的PffM信号，经由SPM驱动器SPMDV驱动主轴电机SPM。电流检测电阻器RNF检测主轴电机SPM的驱动电流。
[0043]由采样和保持电路SH、感测放大器电路SA以及模拟/数据转换器ADC将电机的驱动电流转换为数字值。基于驱动电流的检测值(数字值)与作为驱动电流的目标值的电流指示值，SPM控制器SPMCT生成用于减小误差的P丽信号。例如由HDD控制器HDDCT指示电流指示值。
[0044]反电动势检测器ΒΕΜΠ)通过检测主轴电机SPM的反电动势(B-EMF)对主轴电机SPM的旋转位置进行检测。SPM控制器SPMCT通过根据电机的旋转位置，在适当的时机向SPW驱动器SPMDV输出用于使电机的驱动电流接近于电流指示值的Pmi信号，控制主轴电机SPM(即，磁盘DSK)以额定速度转动。
[0045]在主轴电机SPM达到额定速度的旋转状态后，VCM驱动器VCMDV将磁头HD移动到磁盘DSK上，并且磁头HD从磁盘DSK读取数据/向磁盘DSK写入数据。为了提高磁头HD定位的精度，另外为了提高VCM驱动器VCMDV控制的精度，减少主轴电机SPM的振动是一个重要的因素。使用根据将在后面描述的实施例的电机驱动方法是有益的。
[0046]电机驱动装置的主要部分的配置和操作
[0047]图2是示出图1的电机驱动装置的主要部分的配置示例的功能框图。图4到图7是示出图2的正弦波驱动电压控制器SINCT的操作原理的说明图。在图2中，在图1的电机驱动装置MDIC中，SPM控制器SPMCT、SPM驱动器SPMDV、串行的IF&寄存器单元SIFREG、采样和保持电路SH、感测放大器电路SA以及模拟/数据转换器ADC被示出。另外，被提供处于电机驱动装置MDIC外部的电流检测电阻器RNF，以及磁盘机构DSKM中的主轴电机SPM被示出。
[0048]如上所述，电流检测电阻器RNF执行对主轴电机SPM的驱动电流的检测以及电压转换，采样和保持电路SH在预定时机保持所检测的电压。感测放大器电路SA放大保持的检测电压，而模拟/数字转换器ADC将放大的电压转换为数字值。SPM控制器SPMCT具有PLL控制器PLLCT、电流误差检测器ERRDET、进角控制器PHCT、PI补偿器PICP、正弦波驱动电压控制器SINCT、以及输出控制器0UTCT。
[0049]基于图1示出的反电动势检测器ΒΕΜΠ)的检测信号(具体地，具有根据旋转速度的频率的时钟信号)，PLL控制器PLLCT生成与检测信号同步的定时信号。PLL控制器PLLCT基于定时信号控制输出控制器OUTCT的通电时机，并且向进角控制器PHCT输出旋转周期计数值NCNT ο旋转周期计数值NCNT是通过由数字控制的参考时钟对与反电动势检测器ΒΕΜΠ)的检测信号的一个周期长度成比例的时间进行计数而得到的值。
[0050]电流误差检测器ERRDET通过使用减法器(误差检测器)SB1检测在电流指示值SPNCRNT与模拟/数字转换器ADC输出的数字值(S卩，电机的驱动电流的检测值)之间的误差。如上所述，例如由图1的HDD控制器HDDCT指示电流指示值SPNCRNT。例如，HDD控制器HDDCT接收电机的旋转速度的检测结果(未示出)，并且通过预定的算术运算生成用于将旋转速度设置为目标旋转速度的电流指示值SPNCRNT。
[0051]PI补偿器PICP使用由电流误差检测器ERRDET检测到的误差值作为输入，执行比例(P)积分(I)控制，以计算反映电流误差的PWM占空值PWMD13PI补偿器PICP将PffM占空值PWMD乘以预定的PWM周期计数值，来计算PWM导通计数值。PWM周期计数值是通过将PWM信号的一个周期的长度转换为数字控制的参考时钟的计数值而得到的值，PWM导通计数值是通过将PWM信号的一个周期中的导通时间段转换为计数值而得到的值。
[0052]正弦波驱动电压控制器(占空指示器)SINCT从PI补偿器PICP接收PffM导通计数值，并且生成针对每个PWM周期的占空指示值，所述占空指示值是将三相(u相、V相和w相)正弦波电压施加到主轴电机SPM所需要的。占空指示值表示导通时间段在PWM周期中所占的比例。具体地，正弦波驱动电压控制器SINCT具有PffM模式发生器PPG和软模式发生器SPG，PWM模式发生器PPG生成针对PffM模式的占空指示值PWMP，而软模式发生器SPG生成针对软模式(SPl和SP2)的占空指示值PffMP。
[0053]PWM模式发生器PPG和软模式发生器SPG按照图4到图7所示的原理生成占空指示值。图4示出在应用所谓的正弦波驱动方法(S卩，控制电机驱动电流变为正弦波形状的方法)作为针对主轴电机SPM的驱动方法的情况下，被施加到主轴电机SPM的理想三相正弦电压Vu、Vv和Vw0
[0054]图5示出在将图4所示的三相正弦电压Vu、Vv和Vw的电压最小相固定为接地电源电压GND(在说明书中被称作GND固定)的情况下，各相的电压波形。例如，在图4中，在电气角度为210度到330度的时间段内，u相是电压的最小相。在图5中，在此时间段内将GND固定施加至IJu相的正弦电压Vu的情况下，V相和w相的相对电压波形被示出。在以与图5的情况类似的方式，将图4所示的三相正弦电压Vu、Vv、和Vw的电压最大相固定为电源电压VM的情况下，各相的电压波形在图6中被示出。
[0055]在每60度的电气角度交替地施加图5的GND固定和图6的VM固定的情况下，得到如图7所示的电压波形。如图7所示，u相(V相与w相也同样)的电压波形可以通过SPl模式、PWM模式、SP2模式、这些模式的对称模式、VM固定以及GND固定而生成。图7所示的电气角度由O度到360度的时间段对应于例如大约100个PffM周期的时间段。
[0056]例如，在图7所示的时间段TI的PWM周期中，在GND固定被施加到V相的状态中，将PWM模式施加到u相并且将SP2对称模式施加至IJw相是足够的。在时间段T2的PffM周期中，在将VM固定施加V相的状态中，将PffM对称模式施加至IJu相并且将SP2模式施加至IJw相是足够的。类似地，在每一个PffM周期中，将GND固定或VM固定施加到三相中的任一相，将PffM模式或PffM对称模式施加到另一相，并且将SPl模式、SP2模式或这些模式中任一个的对称模式施加到剩下一相是足够的。
[0057]例如，基于这样的原理，PffM模式发生器PPG将针对每一个PffM周期的占空指示值预先保持在表中等，以实现图7所示的PWM模式的电压波动，并且基于所述表生成占空指示值PffMP ο占空指示值PffMP实际上由基于数字控制的参考时钟的计数值表示，但并不限于此。
[0058]例如，在表中，标准化的占空指示值(例如，计数值)被保持。PWM模式发生器PPG通过基于来自PI补偿器PICP的PWM导通计数数量执行对标准化的占空指示值的加权，生成占空指示值PWMP。因此，PWM模式发生器PPG可以生成用于执行正弦波驱动主轴电机SPM的占空指示值PWMP，其中电流误差被反映。
[0059]类似地，软模式发生器SPG将针对每一个PWM周期的占空指示值预先保持在表中，例如用以实现图7所示的软模式(SPl模式和SP2模式)下的电压波动，并且基于所述表生成占空指示值(例如，计数值)S0FTP。软模式发生器SPG还以与PWM模式发生器PPG类似的方式执行加权，因此可以生成用于执行正弦波驱动主轴电机SPM的占空指示值S0FTP，在其中电流误差被反映。
[0060]输出控制器OUTCT具有PffM校正器PffMCP和PffM信号发生器PffMG C3PffM校正器PWMCP具有PffMP校正器PPCP和SOFTP校正器，后面将详细描述，并且校正来自正弦波驱动电压控制器(占空指示单元)SINCT的占空指示值P丽P和SOFTP，并且输出校正后的占空指示值P丽R和SOFTR0
[0061 ] 基于校正后的占空指示值PffMR和SOFTR，PWM信号发生器PffMG针对u相生成PffM信号PWM0N_M0Du，针对V相生成FffM信号FffM0N_M0Dv，针对w相生成FffM信号FffM0N_M0Dw。具体地，PWM信号发生器PWMG基于图7的驱动方法，将三相PffM信号中的任一相固定到每个PffM周期中的导通时间段或关断时间段(即，执行VM固定或GND固定)JWM信号发生器PWMG根据校正后的占空指示值PffMR和SOFTR中的一个确定另一相的PffM信号的导通时间段，并且根据校正后的占空指示值PffMR和SOFTR中的另一个确定剩下一相的PWM信号的导通时间段。
[0062]在此时，PWM信号发生器PffMG有必要每60度地交替切换GND固定和VM固定，如图7所示。P丽信号发生器PWMG基于来自PLL控制器PLLCT的通电时机执行每60度的切换。如上所述，从正弦波驱动电压控制器SINCT输出与PWM模式和软模式对应的占空指示值PWMP和S0FTP。但是在实际上，如图7所示，P丽模式和软模式的对称模式也是有必要的。P丽信号发生器PffMG在内部通过数字计算计算与对称模式对应的占空指示值，还生成反映这些指示值的PffM信号。
[0063]如上所述，通过使用图7的驱动方法，针对PffM信号发生器PffMG足够的是，具有2个，而非3个，基于校正后的占空指示值(计数值)生成PWM信号的实际电路，从而可以减小电路面积。由于通过使用图7的驱动方法，用来自VM固定或GND固定的幅值执行控制，因此针对电源电压裕度是有利的，这样可以增大电机转矩常数，并且可以减小电力消耗。
[0064]图3是示出图2的SPM驱动器SPMDV的配置示例的电路框图。SPM驱动器SPMDV具有前置驱动器单元I3DVBK和换流器INVBK。换流器单元INVBK具有针对u相的半桥电路HBu，具有针对V相的半桥电路HBv，具有针对w相的半桥电路HBw。
[0065]针对u相的半桥电路HBu具有高压侧晶体管Mlu和低压侧晶体管M2u。类似地，针对V相的半桥电路HBv具有高压侧晶体管Ml V和低压侧晶体管M2v，针对w相的半桥电路HBw具有高压侧晶体管Mlw和低压侧晶体管M2w。在这种情况下，高压侧晶体管Mlu、Mlv和Mlw与低侧晶体管M2u、M2 V、和M2w是nMOS晶体管。
[0066]高压侧晶体管(nMOS晶体管)Mlu、Mlv、Mlw的漏极共同与电源电压VM相耦接，而低压侧晶体管(nMOS晶体管)M2u、M2v、M2w的源极共同与电机的接地端MGND相耦接。高压侧晶体管Mlu的源极与低压侧晶体管M2u的漏极耦接到u相的驱动输出端(OUTu)。类似地，高压侧晶体管Ml V与低压侧晶体管M2v耦接到V相的驱动输出端(OUTv)，而高压侧晶体管Mlw与低压侦帳体管M2w耦接到w相的驱动输出端(OUTw)。电机的接地端MGND经由电流检测电阻器RNF与接地电源电压GND耦接。
[0067]u相的驱动输出端(OUTu)、V相的驱动输出端(OUTv)、以及w相的驱动输出端(OUTw)分别与主轴电机SPM中u相的驱动输入端PINu、V相的驱动输入端PINv、以及w相的驱动输入端P INw相親接。主轴电机SPM包括均等親接成Y形的u相线圈Lu、V相线圈Lv、以及w相线圈Lw。
[0068]前置驱动器单元roVBK具有u相的前置驱动器PDVu、v相的前置驱动器PDVv、以及w相的前置驱动器PDVw13U相的前置驱动器PDVu基于来自P丽信号发生器PffMG的u相的P丽0N_MODu信号，驱动u相的半桥电路HBu。类似地，V相的前置驱动器I3DVv和w相的前置驱动器H) Vw分别基于V相的PffM信号PWM0N_M0Dv和w相的PffM信号PWM0N_M0Dw，驱动v相的半桥电路HBv和w相的半桥电路HBw。
[0069]再回到图2，如上所述，在P丽信号发生器PWMG每60度地执行切换时，向SPM驱动器SPMDV输出PffM信号。由于电机驱动电流具有正弦波的形状，因此作为由电流检测电阻器RNF检测到的电流，检测到如下电流即，多个波以60度的周期重复，其中每个波具有顶点。电流误差检测器ERRDET具有指示电流校正器CRNTCP，它生成通过复制正弦波的波形得到的数字模式。电流误差检测器ERRDET将电流指示值SPNCRNT与来自指示电流校正器CRNTCP的数字模式相乘，并且将相乘结果输出到减法器SBl以代替电流指示值SPNCRNT。
[0070]进角控制器PHCT具有驱动电压相位发生器PHG和峰值存储器PKHD。驱动电压相位发生器PHG向正弦波驱动电压控制器SINCT输出相位信息0drv，以执行所谓的进角控制。正弦波驱动电压控制器SINCT基于相位信息0drv变换PffM模式和软模式，并且通过使用变换后的模式生成占空指示值PWMP和SOFTP。
[0071 ]更具体地，主轴电机SPM由等效电路表示，等效电路除了图3所示的线圈Lv、Lu和Lw，还包括生成反向电动势(B-EMF)的交流电压源和电阻器。为了最大化电机的转矩，等效电路中流过的电流的相位有必要与交流电压源(反向电动势(B-EMF))的相位相匹配。因此，正弦波驱动电压控制器SINCT有必要对电机施加一个相位超前于交流电压源(反向电动势(B-EMF))相位的正弦电压。相位信息0drv表示超前相位的幅值。
[0072]具体地，驱动电压相位发生器PHG通过执行预定的算术运算计算相位信息Qdrv，在预定的算术运算中，使用电机驱动电流的幅值ISPNOUT和旋转周期计数值NCNT (S卩，电机的旋转速度)作为变量，并且使用在上述等效电路中的电阻器的电阻值、线圈的电感值等作为常数。峰值存储器PKHD根据来自指示电流校正器CRNTCP的触发信号UPADC，存储来自模拟/数字转换器ADC的数字值，从而确定在驱动电压相位发生器PHG中使用的幅值ISPNOUTt^U如，指示电流校正器CRNTCP在生成的数字模式的最大幅值的位置处输出触发信号UPADC。
[0073]IF&寄存器单元SIFREG具有串行端口 SIF和经由串行端口 SIF访问的参数设置寄存器REG。参数设置寄存器REG保持，例如由图1的HDD控制器HDDCT设置的相位设置参数Kl和K2、和电流控制参数Kcp和Kci。在驱动电压相位发生器PHG中使用相位设置参数Kl和K2，这些参数表示电阻值、电感值等的常数。电流控制参数Kcp和Kci被PI补偿器器PICP使用。另外，如下面将描述的细节，参数设置寄存器REG保持在HVM补偿器PWMCP中使用的HVM校正参数KREVxx0
[0074]前置驱动器的配置和示意性操作
[0075]图8是示出图3的SPM驱动器SPMDV的每一相的前置驱动器的配置示例的电路图。在图3中，U相的前置驱动器rovu，v相的前置驱动器PDVv，以及W相的前置驱动器rovw中的每一个具有如图8所示的配置。图8的前置驱动器PDV具有用于驱动高压侧晶体管(nMOS晶体管)Ml的电流镜像电路CMR10、CMR11和CMR12以及电阻器R1，用于驱动低压侧晶体管(nMOS晶体管)M2的电流镜像电路CMR20、CMR21和CMR22以及电阻器R2。高压侧晶体管Ml和低压侧晶体管M2向驱动输出端输出驱动输出信号OUT。
[0076]前置驱动器PDV还具有用于控制高压侧晶体管Ml的导通/关断的开关SWlO和SWll以及两个参考电流源(Ib)，用于控制低压侧晶体管M2的导通/关断的开关SW20和SW21以及两个参考电流源(lb)。另外，前置驱动器rov具有用于控制SW10、SW11、SW20和SW20的导通/关断的控制逻辑电路LGCl以及三个比较器电路CMP1、CMP10和CMP20。
[0077]在高压侧，电流镜像电路CMRlO由pMOS晶体管MPlO和MPl I配置，电流镜像电路〇1?11由口]?05晶体管10312和]\0313配置，而电流镜像电路01?12由11]\105晶体管丽10和丽11配置。类似地，在低压侧，电流镜像电路CMR20由pMOS晶体管MP20和MP21配置，电流镜像电路CMR21由pMOS晶体管MP22和MP23配置，而电流镜像电路CMP22由nMOS晶体管MN20和MN21配置。
[0078]与高压侧相对应的两个开关SWlO和SWl I被互补地控制为导通/关断。在开关SWlO导通的情况下(SW11关断)，电流镜像电路CMRlO被激活，而电流镜像电路CMRlI和CMR12被禁用。具体地，响应于开关SWlO变为导通，参考电流Ib被输入到电流镜像电路CMRlO中pMOS晶体管MPlO，而根据电流镜像电路CMRlO的电流比(晶体管的尺寸比)的电流被传递到pMOS晶体管MP11。因此，高压侧晶体管Ml的栅极和源极之间的电容被充电，并且高压侧晶体管Ml被控制处于导通状态。
[0079]另一方面，在开关SWlI导通的情况下(SWlO关断)，电流镜像电路CMR10禁用，而电流镜像电路CMRl I和CMR12被激活。具体地，响应于开关SWl I变为导通，参考电流Ib被输入到电流镜像电路CMR11的pMOS晶体管MP12，而根据电流镜像电路CMR11的电流比的电流被传递至丨JpMOS晶体管MP13。电流镜像电路CMR12通过nMOS晶体管丽10接收电流，并且将此电流传递到nMOS晶体管MNl I。因此，在高压侧晶体管Ml的栅极和源极之间的电容放电，而高压侧晶体管Ml被控制处于关断状态。另外，放电操作在经由具有较大电阻值的电阻器Rl的路径中执行。
[0080]同样在低压侧中，用与高压侧的情况的配置类似的配置执行类似的操作。简要地说明，首先，与低压侧对应的两个开关SW20和SW21被互补地控制为导通/关断。在开关SW20导通的情况下(SW21关断)，电流镜像电路CMR20被激活，而电流镜像电路CMR21和CMR22被禁用。具体地，响应于开关SW20变为导通，电流镜像电路CMR20以预定的电流比输出输入参考电流lb。因此，在低压侧晶体管M2的栅极和源极之间的电容充电，低压侧晶体管M2被控制处于导通状态。
[0081 ]另一方面，在开关SW21导通的情况下(SW20关断)，电流镜像电路CMR20被禁用，而电流镜像电路C M R 21和C M R 2 2被激活。具体地，响应于开关S W 21变为导通，电流镜像电路CMR21以预定的电流比输出输入参考电流lb。电流镜像电路CMR22接收电流，并且以预定的电流比将电流送回。因此，在低压侧晶体管M2的栅极和源极之间的电容放电，低压侧晶体管M2被控制处于关断状态。另外，放电操作在包括具有较大的电阻值的电阻器R2的路径中执行。
[0082 ]高压侧晶体管Ml和低压侧晶体管M2的栅极和源极之间的电容的充电时间和放电时间可以根据参考电流Ib的幅值进行适当地调节。高压侧晶体管Ml的电源电压VM是5V等，而低压侧的电流镜像电路CMR20和CMR21的电源电压VAL也是5V等，但不限于此。另一方面，高压侧的电流镜像电路CMRl O和CMRl I的电源电压VAH是1V等。
[0083]比较器电路CMP10对高压侧晶体管Ml的栅-源极间电压与预定的阈值电压Vth进行比车父，从而检测尚压侧晶体管Ml的关断状态。在检测到尚压侧晶体管Ml的关断状态的时间段期间，比较器电路CMP1将高压侧的关断检测信号U0FFDET置位为“H”位。类似地，在检测到低压侧晶体管M2的关断状态的时间段期间，比较器电路CMP20将低压侧的关断检测信号L0FFDET置位为“H”位。
[0084]比较器电路CMPI对驱动输出信号OUT与中间电压Vm进行比较，并且输出输出检测信号0UTDET。中间电压Vm被确定为驱动输出信号OUT的最大电压和最小电压的中间值。因此，输出检测信号OUTDET的占空表示驱动输出信号OUT的占空。控制逻辑电路LGCl接收PWM信号PWM0N_M0D、高压侧关断检测信号U0FFDET以及低压侧关断检测信号L0FFDET，并且输出低压侧导通信号LON和高压侧导通信号U0N。
[0085]具体地，控制逻辑电路LGCl仅仅在PffM信号PWM0N_M0D处在“H”位、并且低压侧关断检测信号L0FFDET处在“H”位(置位)的时间段中，将高压侧导通信号UON置位为“H”位。响应于对高压侧导通信号UON的置位，开关SWlO被控制为导通(开关SWll被控制为关断)。控制逻辑电路LGCl仅仅在P丽信号P丽0N_M0D处在“L”位，并且高压侧关断检测信号U0FFDET处在“H”位(置位)时，将低压侧导通信号LON置位为“H”位。响应于对低压侧导通信号LON的置位，开关SW20被控制为导通(开关SW21被控制为关断)。
[0086]因此，作为示意性操作，在P丽信号PWM0N_M0D处在“H”位的时间段中，高压侧晶体管Ml被控制为导通(低压侧晶体管M2被控制为关断)，驱动输出信号OUT变为“H”位(几乎达到电源电压VM的电平)。另一方面，在PWM信号PWM0N_M0D处在“L”位的时间段中，低压侧晶体管M2被控制为导通(高压侧晶体管Ml被控制为关断)，驱动输出信号OUT变为“L”位(几乎达到接地电源电压GND的电平)。
[0087]伴随着这样的操作，理想的是，驱动输出信号OUT的占空变为与HVM信号PWM0N_M0D的占空相等。如上所述，当使用PWM信号的占空PWM0N_M0D时，可以高精度地正弦波驱动主轴电机SPM。因此，如果驱动输出信号OUT的占空与PffM信号PWM0N_M0D的占空相等，则通过提高正弦波驱动的精度，主轴电机SPM的振动和噪声可以被减小。但是实际上，在这两个占空之间可能存在误差，如将在下面描述的那样。
[0088]前置驱动器的详细操作
[0089]图9A是示出图3的SPM驱动器SPMDV在电流上拉时的操作示例的说明图，而图9B是示出与图9A的操作对应的前置驱动器的详细操作示例的波形图。图9A示出在图3的SPM驱动器SPMDV中u相的高压侧晶体管Mlu和低压侧晶体管M2u，v相的高压侧晶体管Mlv和低压侧晶体管M2v的引出部分。电流上拉的时间表示，例如，在其中三相的驱动输出信号OUT中的一相(此种情况下，V相)被确定为GND固定，而其它两相(此种情况下，u相和w相)的高压侧晶体管被PWM信号控制的状态。
[0090]在图9Α的示例中，V相的低压侧晶体管M2V被固定处于导通状态，因此V相的驱动输出信号OUTv被确定为GND固定，在这种状态下u相的高压侧晶体管Mlu被PffM信号控制。在PWM信号的导通时间段中，u相的高压侧晶体管Mlu被控制处于导通状态，低压侧晶体管M2u被控制处于关断状态。在导通的时间段中，高压侧晶体管Mlu变为驱动晶体管。通过配置将电流供应给固定在导通状态的低压侧晶体管Μ2ν的路径，驱动电流(上拉电流)Id被传递到主轴电机SPM。
[0091]另一方面，在PWM信号的关断时间段中，u相的高压侧晶体管Mlu被控制为关断，而低压侧晶体管M2u被控制为导通。在关断的时间段中，低压侧晶体管M2u变为再生晶体管，并且与被固定为导通状态的低压侧晶体管Μ2ν共同传递来自主轴电机的再生电流Ir。低压侧晶体管M2u实际上具有体二极管D2u，并且还可以经由体二极管D2u传递再生电流Ir。
[0092]图9B示出在导通状态(对应于时间段Tla)的u相的高压侧晶体管Mlu被控制为关断状态(对应于时间段Tlb)，并且再次被控制为导通状态(对应于时间段Tlc)的情况下，u相的前置驱动器PDVu的操作波形示例。为了方便起见，图9B的时间段Tla、Tlb和Tlc中的每一个被表示为稳定状态的时间段。在图9B中，特别地示出了在两个稳定状态之间的转换时间段的状态。
[0093]如时间段Tla所示，在P丽信号PWM0N_M0Du的导通状态(在这种情况下对应于“H”位)中，驱动输出信号OUTu的电压电平变为“VM-1d X Ronl”(Ronl表示Mlu的导通阻值)。在这种状态下，当HVM信号PWM0N_M0Du从导通时间段变换为关断时间段(对应于“L”位)时，高压侧的导通信号UON被反向置为“L”位。作为响应，高压侧晶体管Mlu的栅-源极间的电容放电，栅-源级间的电压Vgs降低。
[0094]当可以由高压侧晶体管Mlu提供的电流减小到驱动电流Id时，驱动输出信号OUTu减小并且变为负电压，因此来自电机的再生电流Ir开始在包括体二极管D2u的路径中流动。因此，驱动输出信号OUTu变为“GND-Vf2”(Vf2表示体二极管D2u的正向电压)。在下降的时间段中，高压侧晶体管Mlu的源-漏极间电压波动(升高)，因此栅-源极间电压Vgs在晶体管寄生电容的充电/放电等的影响下，保持基本恒定。当驱动输出信号OUTu的下降停止时，高压侧晶体管Mlu的栅-源极间电压Vgs再次降低到0V。
[0095]在图9B中，从P丽信号PWM0N_M0Du由导通时间段(“H”位)变换到关断时间段(“L”位)的时间点，到驱动输出信号OUTu开始下降的时间点之间的延迟时间被表示为tdUl。从驱动输出信号OUTu开始下降的时间点，直到驱动输出信号OUTu下降到中间电压Vm的时间点之间的延迟时间被表示为tdOl。在这种情况下，在PffM信号PWM0N_M0Du由导通时间段变换为关断时间段时开始经过延迟时间tdAl ( = tdUl+tdOl)之后，驱动输出信号OUTu下降。
[0096]在这之后，当高压侧晶体管Mlu的栅-源极间电压Vgs降低到阈值电压Vth以下时，高压侧的关断检测信号U0FFDET被置位为“H”位，作为对此的响应，低压侧的导通信号LON被置位为“H”位。因此，在低压侧晶体管M2u中，栅-源极间电容充电，栅-源极间电压Ygs升高到最大电压水平(=VAL)。当低压侧晶体管M2u变为导通时，再生电流Ir流经低压侧晶体管M2u。因此，如时间段Tlb所示，驱动输出信号OUTu的电压水平变为“GND-1r X Ron2”(Ron2表示M2u的导通阻值)。
[0097]当PWM信号PWM0N_M0Du由关断时间段变换为导通时间段时，低压侧的导通信号LON被反向置为“L”位。作为对此的响应，在低压侧晶体管M2u中，栅-源极间电压Vgs降低到0V。当低压侧晶体管M2u的栅-源极间电压降低到阈值电压Vth以下时，低压侧关断检测信号L0FFDET被置位为“H”位，并且作为响应，高压侧导通信号UON被置位为“H”位。
[0098]因此，在高压侧晶体管Mlu中，栅-源极间电压Vgs升高，高压侧晶体管Mlu可以供应的电流增大。当高压侧晶体管Mlu可以供应的电流增大到驱动电流可以被传递到电机的水平时，通过使用高压侧晶体管Mlu，电机再生操作变换为电机驱动操作。
[0099]当电机再生操作变换为电机驱动操作时，驱动输出信号OUTu升高到“VM-1dXRonl”，伴随着高压侧晶体管Mlu的驱动电流Id。在上升时间段中，在高压侧晶体管Mlu中，源-漏极间电压波动(降低)，因此栅-源极间电压Vgs保持基本恒定。当驱动输出信号OUTu的上升停止时，高压侧晶体管Mlu的栅-源极间电压Vgs再次升高到最大电压水平(几乎等于VAH-VM)，并达到稳定状态的时间段Tic。
[0100]在图9B中，从P丽信号PWM0N_M0Du由关断时间段(“L”位)变换到导通时间段(“H”位)的时间点，到低压侧晶体管M2u由导通状态变换到关断状态(S卩:L0FFDET被置位)的时间点之间的延迟时间被表示为tdL2。从低压侧晶体管M2u变换到关断的时间点，直到响应于高压侧晶体管Mlu由关断到导通的变换，驱动输出信号OUTu开始上升的时间点之间的延迟时间被表示为tdU2。
[0101]另外，从驱动输出信号OUTu开始上升的时间点到驱动输出信号OUTu上升到中间电压Vm的时间点之间的延迟时间被表示为td02 ο在这种情况下，从PffM信号PWM0N_M0Du由关断时间段变换到导通时间段开始经过延迟时间tdA2(=tdL2+tdU2+td02)之后，驱动输出信号OUTu上升。
[0102]如上所述，在高压侧晶体管Mlu执行电流上拉操作的情况下，在驱动输出信号OUTu中，在PffM信号PWM0N_M0Du从导通时间段到关断时间段的变换时间点处，延迟时间tdAl的下降延迟出现，并且在从关断时间段到导通时间段的变换时间点处，延迟时间tdA2的上升延迟出现。根据图9B理解到，延迟时间tdA2长于延迟时间tdAl。
[0103]原因在于，在控制驱动晶体管(在这种情况下，高压侧晶体管Mlu)从关断状态变为导通状态的情况下，作为预处理，对再生晶体管(在这种情况下，低压侧晶体管M2u)从导通状态变为关断状态的控制(即，延迟时间tdL2)变得有必要。因此，在P丽信号P丽0N_M0Du的占空和驱动输出信号OUTu的占空之间出现误差。具体地，驱动输出信号OUTu的实际导通时间段(在这种情况下，“H”脉冲宽度)与P丽信号PWM0N_M0Du的导通时间段(“H”位)相比较短。换句话说，驱动输出信号OUTu的占空变得小于PffM信号PWM0N_M0Du的占空。
[0104]图1OA是示出图3的SPM驱动器SPMDV在电流下灌时的操作示例的说明图，图1OB是示出与图1OA的操作相对应的前置驱动器的详细操作示例的波形图。图1OA以与图9A的情况类似的方式，示出了u相的高压侧晶体管Mlu和低压侧晶体管M2u，V相的高压侧晶体管Mlv和低压侧晶体管M2v的部分。电流下灌的时间表示，例如，与图7的时间段T2中的PffM周期(第二PWM周期)类似，在其中三相驱动输出信号OUT中的一相(这种情况下，V相)被确定为VM固定，而其它两相(这种情况下，u相和w相)的低压侧晶体管被PffM信号控制的状态。
[0105]在图1OA的示例中，V相的高压侧晶体管Mlv被固定为导通状态，因此V相的驱动输出信号OUTv被确定为VM固定，在这种状态下，u相的低压侧晶体管M2u被PffM信号控制。在PWM信号的导通时间段中，u相的低压侧晶体管M2u被控制为导通状态，而高压侧晶体管Mlu被控制为关断状态。在关断时间段中，低压侧晶体管M2u变为驱动晶体管。通过配置从固定为导通状态的高压侧晶体管Mlv中牵引电流的路径，驱动电流(下灌电流)Id被传递到主轴电机SPM0
[0106]另一方面，在PWM信号的关断时间段中，u相的低压侧晶体管M2u被控制为关断，而高压侧晶体管Mlu被控制为导通。在关断时间段中，高压侧晶体管Mlu变为再生晶体管，并且与被固定为导通的高压侧晶体管Mlv共同传递来自主轴电机SPM的再生电流Ir。高压侧晶体管Mlu实际上具有体二极管Dlu，并且还可以经由体二极管Dlu传递再生电流Ir。
[0107]图1OB以与图9B类似的方式，示出在其中处于导通状态(对应于时间段T2a)的u相的高压侧晶体管Mlu被控制为关断状态(对应于时间段T2b)，并且再次被控制为导通状态(对应于时间段T2c)的情况下，u相的前置驱动器PDVu的操作波形示例。为了方便起见，图1OB的时间段T2a、T2b和T2c中的每个时间段被表示为稳定状态的时间段。在图1OB中，特别地示出了稳定状态之间的转换时间段的状态。
[0108]在图9B中，驱动晶体管是高压侧晶体管Mlu。相反，在图1OB中，驱动晶体管是低压侧晶体管M2u。因此，在图1OB的操作中，与图9B的操作相比，执行电机驱动操作的时间段和执行电机再生操作的时间段被替代。虽然电机驱动操作在图9B的时间段Tla和Tlc中被执行，但在图1OB的时间段T2a和T2c中电机再生操作被执行。类似地，虽然电机再生操作在图9B的时间段TI b中被执行，但电机驱动操作在图1OB的时间段T2b中被执行。
[0109]如时间段T 2a所示，在PWM信号P丽0N_M0Du的关断时间段(在这种情况下，对应于“H”位)，驱动输出信号OUTu的电压水平变为“VM-1d X Ronl”。在这种状态下，当PWM信号PWM0N_M0Du从关断时间段变换为导通时间段(在这种情况下，对应于“L”位)时，高压侧导通信号UON被反向置为“L”位。作为响应，高压侧晶体管Mlu的栅-源极间的电容放电，而栅-源级间的电压Vgs降低。
[0110]当高压侧晶体管Mlu的栅-源级间电压Vg降低到某特定程度时，来自电机的再生电流Ir开始在包括体二极管Dlu的路径中流动，对应地，驱动输出信号OUTu的电压水平变为“VM+Vfl”(Vfl表示体二极管Dlu的正向电压)。当高压侧晶体管的栅-源级间电压Vgs降低到阈值电压Vth以下时，高压侧关断检测信号U0FFDEF被置位为“H”位，而作为响应低压侧导通信号LON被置位为“H”位。
[0111]因此，在低压侧晶体管M2u中，栅-源极间电容充电，因此栅-源极间电压Ygs升高，并且在低压侧晶体管M2u中可以牵引的电流增大。当低压侧晶体管M2u可以牵引的电流增大到驱动电流可以被传递到电机的水平时，通过使用低压侧晶体管M2u，电机再生操作变换为电机驱动操作。因此，驱动输出信号OUTu下降到“GND-1d XRon2”。
[0112]在下降时间段中，低压侧晶体管M2u的源-漏极间电压波动(降低)，因此栅-源极间电压Vgs保持恒定。当驱动输出信号OUTu的下降停止时，低压侧晶体管M2u的栅-源极间电压Vgs再次升高到最大电压水平(=VAL)，并且达到稳定状态的时间段T2b。
[0113]在图1OB中，从HVM信号PWM0N_M0Du由关断时间段(“H”位)变换到导通时间段(“L”位)的时间点，到高压侧晶体管Mlu由导通到关断(S卩，U0FFDET被置位)的时间点之间的延迟时间被表示为tdUl。从高压侧晶体管Mlu变换为关断的时间点，直到响应于低压侧晶体管M2u从关断到导通的转换，驱动输出信号OUTu开始下降的时间点之间的延迟时间被表示为tdLl ο
[0114]此外，从驱动输出信号OUTu开始下降的时间点到驱动输出信号OUTu降低到中间电压Vm的时间点之间的延迟时间被表示为tdO I。在这种情况下，Pmi信号PWM0N_M0Du从导通时间段变换到关断时间段，然后在经过延迟时间tdAl(=tdUl+tdLl+td01)之后驱动输出信号OUTu下降。
[0115]当P丽信号PWM0N_M0Du从导通时间段(“L”位)变换为关断时间段(“H”位)时，低压侧的导通信号LON被反向置为“L”位。作为响应，在低压侧晶体管M2u中，栅-源级间电容放电，栅-源极间电压Vgs降低。当低压侧晶体管M2u可以供给的电流降低到驱动电流Id时，驱动输出信号OUTu升高并且变得高于电源电压，因此来自电机的再生电流Ir开始在使用体二极管Dlu的路径中流动。因此，驱动输出信号OUTu的电压水平变为“VM+Vfl”。
[0116]在上升时间段中，由于低压侧晶体管M2u的源-漏极间电压波动(增大)，栅-源极间电压Vgs基本保持恒定。当驱动输出信号OUTu的上升停止时，低压侧晶体管M2u的栅-源极间电压Vgs再次降低到0V。
[0117]当低压侧晶体管M2u的栅-源极间电压Vgs降低到阈值电压Vth以下时，低压侧关断检测信号L0FFDET被置位为“H”位，而高压侧导通信号UON被置位为“H”位。因此，高压侧晶体管Mlu栅-源极间电压Vgs升高到最高电压水平(几乎等于VAH-VM)。当高压侧晶体管Mlu变为导通时，再生电流Ir经由高压侧晶体管Mlu流动。因此，如时间段T2c所示，驱动输出信号OUTu的电压水平变为“VM+Ir XRonl”。
[0118]在图1OB中，从HVM信号PWM0N_M0Du由导通时间段(“L”位)变换为关断时间段(“H”位)的时间点，到驱动输出信号OUTu开始上升的时间点之间的延迟时间被表示为tdL2。从驱动输出信号OUTu开始上升的时间点到驱动输出信号OUTu上升至中间电压Vm的时间点之间的延迟时间被表示为td02。在这种情况下，驱动输出信号OUTu在PffM信号PWM0N_M0Du从导通时间段变换为关断时间段时开始的延迟时间tdA2(=tdL2+td02)之后上升。
[0119]如上所述，在低压侧晶体管M2u执行电流下灌操作的情况下，在驱动输出信号OUTu中，在P丽信号PWM0N_M0Du由关断时间段到导通时间段的转换的时间点处延迟时间tdAI的下降延迟出现，在从导通时间段到关断时间段的转换的时间点处延迟时间tdA2的上升延迟出现。从图1OB中理解的是，延迟时间tdAl长于延迟时间tdA2。
[0120]与图9B的情况类似，原因在于，在控制驱动晶体管(在这种情况下，低压侧晶体管M2u)从关断状态变为导通状态的情况下，作为预处理，对再生晶体管(在这种情况下，高压侧晶体管Mlu)从导通状态变为关断状态的控制(S卩，图1OB中的延迟时间tdUl)变得有必要。因此，与图9B的情况类似，驱动输出信号OUTu的实际导通时间段(在这种情况下，“H”脉冲宽度)与P丽信号P丽0N_M0Du的导通时间段(在这种情况下，“L”位)相比更短。换句话说，驱动输出信号OUTu的占空变得小于PffM信号PWM0N_M0Du的占空。PWM校正器的示意性配置和示意性操作[I]
[0121 ] 如图9B和1B所示，在PffM信号PWM0N_M0Du的占空和驱动输出信号的占空之间出现误差。作为占空之间的误差的原因，上升/下降延迟时间之间的差异(即，I tdA2-tdAl I)通常恒定。因此，通过向Pmi信号PWM0N_M0Du的占空添加基于此差异的校正，占空之间的误差可以减小。
[0122]图11A是示出图2的PWM校正器PWMCP的示意性配置示例的概念图，图11B是示出图1IA的输入/输出特性的示例的图。图1lA示出的P丽校正器P丽CP具有P丽P校正器PPCPl和SOFTP校正器SPCPl C3PmiP校正器PPCPl具有第一占空校正电路[I ]DTCPAp，而SOFTP校正器SPCPl也具有第一占空校正电路[2]DTCPAs。
[0123]第一占空校正电路[I ]DTCPAp接收P丽模式的占空指示值PWMP，并且生成P丽模式的校正后占空指示值(第一校正后占空指示值)PWMR，其中以与占空指示值PWMP的增量相同的增量变化、并且变为常数的偏移值OF被反映。类似地，第一占空校正电路[2]DTCPAs接收到软模式的占空指示值SOFTP，并且生成软模式的校正后占空指示值(第一校正后占空指示值)SOFTR，其中以与占空指示值SOFTP的增量相同的增量变化、并且变为常数的偏移值OF被反映。
[0124]在图1IB的示例中，第一占空校正电路[I]DTCPAp通过从输入的占空指示值PffMP中减去-2%的偏移值0F，输出校正后占空指示值PWMR。类似地，第一占空校正电路[2]DTCPAs，也通过从输入的占空指示值SOFTR中减去-2 %的偏移值OF，输出校正占空指示值S0FTR。如上所述，占空指示值PWMP和SOFTP，以及校正后占空指示值PWMR和SOFTR是指示PWM信号PWM0N_M0D的导通时间段长度(S卩，占空)的值。
[0125]图12A和图12B是示出占空指示值的实际占空的特性示例的图。图12A示出占空校正不被执行的情况下的特性，而图12B示出通过使用图1lA的第一占空校正电路执行校正的情况下的特性。换句话说，图12A表示SPM驱动器SPMDV (具体地，图8的电路)的输入/输出特性。虽然PWM模式的占空指示值将在下面作为示例描述，但软模式的占空指示值也是类似的。
[0126]在图12A中，当占空指示值PWMP这样被使用时，实际的占空变得小于被示出处于PffMP < 90 %的范围内的占空指示值PffMP，如图9B和1B所述。在从实际占空中减去占空指示值PffMP的情况下，如图12A所述，-2 %的偏移值OF出现。实际占空表示驱动输出信号OUT的占空，并且例如与图8示出的输出检测信号OUTDET的占空相对应。
[0127]因此，图1IB示出的校正后占空指示值PWMR被使用。通过这个值，占空指示值PWMP被设置在图12B所示的占空指示值PWMP < 88 %的范围中，因此实际的占空和占空指示值PWMP可以相同。作为具体的示例，首先，第一占空校正电路[I ]DTCPAp通过从占空指示值PWMP = 88%中减去一2%的偏移值OF，生成校正后占空指示值PffMR = 90%。
[0128]PffM信号发生器PWMG基于校正后占空指示值PffMR = 90%生成PffM信号PWM0N_M0D。另一方面，如图12A所示，SPM驱动器SPMDV接收PffM信号PWM0N_M0D并且生成占空为88 %的驱动输出信号OUT。因此，实际占空(88 % )变得与占空指示值PffMP(88 % )相等。
[0129]PffM校正器的示意性配置和示意性操作[I ]中的问题
[0130]如图12B所示，在PWMP>88 %的范围中，S卩使使用图1IB的校正后占空指示值P丽R时，在实际占空和占空指示值PWMP之间可能出现误差。将参考图13描述误差的原因。图13是示出在使用图1IA的PWM校正器的情况下的问题示例的图，图13是示出在图9中占空指示值增大的情况下的状况的波形图。
[0131]图13示出的状况A涉及例如图11B中PffMP = 88%( PffMR = 90 % )的情况，并且示出仅仅通过第一占空校正电路[l]DTCPAp进行的校正的限制。在状况A中，下降延迟时间tdAl和上升延迟时间tdA2 ( = tdL2+tdU2+td02)是与图9B的情况相同的长度。因此，可以仅通过第一占空校正电路[l]DTCPAp进行校正。
[0132]图13所示的状况B涉及占空指示值PffMP增大并且变为例如90%(PWMR = 92%)的情况，状况C涉及占空指示值PWMP进一步增大并且变为例如92 % (PffMR = 94 % )的情况。首先，在状况B中，当占空指示值PffMP增大时，与状况A(即，图9B中的情况)不同，再生晶体管(在这种情况下，低压侧晶体管M2u)的栅-源极间电压Vgs不会达到最大电压水平(=VAL)。
[0133]从Pmi信号PffM0N_M0Du由关断时间段变换为导通时间段的时间点到低压侧晶体管M2u由导通变为关断的时间点之间的延迟时间tdL3，短于状况A中的延迟时间tdL2。因此，上升延迟时间tdA3 ( = tdL3+tdU2+td02)与状况A中的上升延迟时间相比仅仅短“tdL2_tdL3”。
[0134]假设占空指示值P丽P仅增大了APWMP的情况。首先，在占空指示值PWMP等于或小于状况A对应的占空指示值(例如88% )的情况下，当占空指示值仅增大△ PWMP时，驱动输出信号OUT的占空(在这种情况下，“H”时间段)相应地仅仅增大Δ PffMP。
[0135]另一方面，在占空指示值PWMP在状况B对应的占空指示值(例如90% )周围的情况下，当占空指示值PWMP仅增大Δ PffMP时，驱动输出信号OUT的占空也仅仅增大Δ PffMP，此外，上升延迟时间tdA3变短的量仅仅是△ P丽P对应的时间。当上升延迟时间tdA3变短时，驱动输出信号OUT的占空变换到增大方向。因此如图12B所示，当占空指示值PWMP仅增大Δ PffMP时，驱动输出信号OUT的占空增大的增量大于Δ PffMP。
[0136]在状况C中，与状况B不同的是，在占空指示值PWMP进一步增大时，驱动晶体管(在这种情况下，Mlu)的栅-源极间电压Vgs不降低到阈值电压Vth。因此，在状况C中，小于状况B中的延迟时间tdU2的延迟时间tdU4出现。另外，由于驱动晶体管的栅-源极间电压Vgs不降低到阈值电压Vth，与状况B不同的是，再生晶体管(在这种情况下，M2u)的导通-关断操作(即，延迟时间tdL3)自身不被执行。
[0137]因此，状况C中的上升时间延迟tdA4( = tdU4+td02)比状况B中的上升时间延迟(=tdL3+tdU2+td02)短。当上升延迟时间tdA4变短时，与状况B类似，由于占空指示值PffMP仅增大Δ PffMP，因此驱动输出信号OUT的占空增大的增量大于Δ PWMP。
[0138]在从状况A变为状况B的过程中，随着占空指示值PWMP的增大，再生晶体管(M2u)的栅-源极间电容的放电时间(tdL2)变短。在从状况B变为状况C的过程中，随着占空指示值PffMP的增大，再生晶体管(M2u)的栅-源极间电容的放电时间(tdL3)变短，并且在这之后，驱动晶体管(Ml u)的栅-源极间电容的充电时间(t dU2)变短。
[0139]因此，例如，在对图8的前置驱动器PDV进行配置以使得所有驱动晶体管和再生晶体管的充电/放电时间均变得相等的情况下，驱动输出信号OUT的占空随占空指示值的变化而线性地变化。在图12B的示例中，当占空指示值PffMP仅增大Δ PffMP时，驱动输出信号OUT的占空增大的增量是“2 X Δ PffMP"。
[0140]如上所述，在状况B和状况C中，由于驱动输出信号OUT的占空增大的增量大于占空指示值PWMP的增量，因此仅仅通过第一占空校正电路[l]DTCPAp进行高精度的校正是困难的。图9B中的电流上拉时的操作已经在图13中描述，而图1OB中电流下灌时的操作与上述内容类似。即，伴随着再生晶体管(在这种情况下，Mlu)的导通/关断变得不足，延迟时间tdAl变短。因此，驱动输出信号OUT的占空以比占空指示值PffMP的增量大的增量增大。
[0141 ] PffM校正器的示意性配置和示意性操作[2]
[0142]图14A是示出图2的PWM校正器PWMCP的示意性配置示例的概念图，图14B是示出图14A中的输入/输出特性的示例的图。图14A所示的PffM校正器PffMCP具有PffMP校正器PPCP2和SOFTP校正器SPCP2 JWMP校正器PPCP2除了具有图11A示出的第一占空校正电路[I ]DTCPAp之外，还具有第二占空校正电路[I ] DTCPBp和选择器SELp。类似地，SOFTP校正器SPCP2除了具有图1lA示出的第一占空校正电路[2]DTCPAs之外，还具有第二占空校正电路[2]DTCPBs和选择器SELs。
[0143]第一占空电路[l]DTCPAp基于图1lB示出的输入/输出特性，生成第一校正后占空指示值PWMRA。第二占空参考电路[I ]DTCPBp接收PffM模式的占空指示值PWMP，并且生成校正后的占空指示值(第二校正后占空指示值)PWMRB，PWMRB以与占空指示值PffMP的增量不同的增量变化。选择器SELp根据占空指示值PWMP和占空参考值KREV之间的幅值关系，输出第一校正后占空指示值PWMRA和第二校正后占空指示值P丽RB中的任一个，作为P丽模式的校正后占空指示值PWMR。
[0144]具体地，选择器SELp在占空指示值PWMP小于占空参考值KREV时输出第一校正后占空指示值PWMRA，在占空指示值PWMP大于占空参考值KREV时输出第二校正后占空指示值P丽RB。此时，例如，第二占空校正电路[l]DTCPBp使用灵敏度系数S(0〈S〈1)计算“(PP丽P-KREV) XS”，从而生成以比占空指示值PWMP的增量小的增量变化的第二校正后占空指示值PffMRB。如图13的状况A所示，占空参考值KREV表示占空指示值PWMP的上限值，可以由第一占空校正电路[l]DTCPAp对此上限值进行校正。
[0145]第一占空校正电路[2]DTCPAs基于图1lB示出的输入/输出特性生成第一校正后占空指示值S0FTRA。第二占空校正电路[2]DT(PBS接收软模式的占空指示值S0FTP，并且生成校正后占空指示值(第二校正后占空指示值)S0FTRB，S0FTRB以与占空指示值SOFTP的增量不同的增量变化。选择器SELs根据占空指示值SOFTP和占空参考值KREV之间的幅值关系，输出第一校正后占空指示值SOFTRA和第二校正后占空指示值SOFTRB中的任一个，作为软模式的校正后占空指示值SOFTR。
[0146]PffMP校正器PPCP2和SOFTP校正器SPCP2除了作为输入和输出的占空指示值和校正后占空指示值是针对PWM模式或软模式这一点不同之外，使用类似的配置执行类似的操作。因此，在下面，使用PWMP校正器PPCP2作为代表进行详细描述。
[0147]图14B示出以占空参考值KREV是88%的情况作为示例，使用占空指示值PWMP作为输入，使用校正后占空指示值PWMR作为输出的输入/输出特性的示例。在占空指示值PWMP小于占空参考值KREV( 88 % )的情况下，如图1IB所示，PWMP校正器PPCP2输出通过从占空指示值PffMP中减去偏移值OF(这种情况下为2 % )得到的第一校正后占空指示值PffMRA，作为校正后占空指示值PWMR。
[0148]另一方面，当占空指示值PffMP大于占空参考值KREV(88 % )时，PffMP校正器PPCP2输出以占空指示值PWMP的增量“PWMP-KREV”的SI (0〈S〈1)倍(在这种情况下，1/2倍)的增量变化的第二校正后占空指示值PWMRB，作为校正后占空指示值P丽R。例如，在图12B的示例中，在PffMP 2 88%的范围内，驱动输出信号OUT的占空以占空指示值PffMP的增量“PWMP-KREV”的J倍(在这种情况下，2倍)的增量变化。
[0149]作为响应，在图14B的示例中，在PWMP 2 88%的范围内，校正后占空指示值PWMR以占空指示值PWMP的增量“PWMP-KREV”的Sl( = 1/J)倍(在这种情况下，1/2倍)的增量变化。在这种情况下，输入的增量“PWMP-KREV”被校正到(I / J)倍的增量，J倍变为输出的增量。因此，输入(即占空指示值PWMP)的增量和输出(S卩，驱动输出信号OUT)的增量变得彼此相等。同样在PffMP 2 88 %的范围中，驱动输出信号OUT的占空与占空指示值PWMP变得相等。
[0150]更具体地，图14B的输入/输出特性是基于图12A的输入/输出特性的反函数(x= y对称的函数)的特性。例如，当80 %到100 %的输入占空被输入到SPM驱动器SPMDV时，以表示图12A的特性的预定传递函数为基础确定实际占空。另一方面，当使用反函数时，将实际占空确定为80 %到100 %所需要的的输入占空可以被计算。因此，当针对80 %到100 %的占空指示值PWMP而生成的校正后占空指示值PWMR被确定为通过反函数计算得到的输入占空时，针对80 %到100 %的占空指示值PffMP，实际占空也类似地变为80 %到100 %。
[0151]为了实现如图14B所示的输入/输出特性，具体地，第二占空校正电路[I] DTCPBp通过使用“(PWMP-KREV) X S”(0〈S〈1)的值和偏移值OF的计算生成第二校正后占空指示值。存在一些更特定的计算方法。根据图14B的理解，代表性的计算方法包括，通过使用敏感系数SI计算uPffMR = KREV-OF+(PWMP-KREV) X SI”的方法，以及通过使用敏感系数S2计算“PWMR =PffMP-OF-(PffMP-KREV) X S2” 的方法。
[0152]PffM校正器的示意性配置和示意性操作[2]的主要影响
[0153]图15是示出在使用图14B的输入/输出特性的情况下，占空指示值的实际占空(驱动输出信号的占空)的特性示例的图。通过使用图14B的输入/输出特性，如图15所示，除了占空指示值PWMP <88%的范围以外，还在占空指示值PWMP>88%的范围中，实际占空可以与占空指示值PWMP相等。
[0154]例如，在图14B中，在占空指示值PWMP = 92 %的情况下，校正后占空指示值PWMR等于92 %。当用校正后占空指示值PWMR = 92 %的PffM信号PWM0N_M0D控制SPM驱动器SPMDV时，如图12A所示，实际占空(驱动输出信号OUT的占空)变为92%，与占空指示值PffMP相同。在图14B中，在占空指示值PWMP = 96%的情况下，校正后占空指示值PWMP变为94%。当用校正后占空指示值PWMR = 94%的PffM信号PWM0N_M0D控制SPM驱动器SPMDV时，如图12A所示，实际占空变为96%，与占空指示值PffMP相同。
[0155]通过上面的描述，可以通过使用反映占空指示值PWMP的占空，高精度地真实地驱动电机，几乎不具有畸变的驱动电流(正弦电流)可以被传递到电机，因此转矩波动可以被减小。因此，电机的噪声和振动可以被减小。另外，如参考图1所述，磁头HD的定位精度可以被提尚。
[0156]PffM校正器的详细配置和操作
[0157]图16是示出图14A的PWMP校正器PPCP2的详细配置示例的电路框图。P丽P校正器PPCP2将作为示例被描述，但SOFTP校正器SPCP2是类似的。图16示出的PffMP校正器PPCP2具有占空偏移检测器OFDET、灵敏度调节器SSCT1、比较器CMPRp 1、选择器SELp I以及减法器(误差校正器)SBSOt3PffMP校正器PPCP2a可以由提供专用硬件的方法、使处理器执行软件进程的方法以及组合专用硬件和软件进程的方法进行配置。
[0158]占空偏移检测器OFDET是图14A的第一占空校正电路[I]DTCPAp的主要部分，而灵敏度调节器SSCTl是第二占空校正电路[2]DTCPBp的主要部分。比较器CMPRpl和选择器SELpl对应于图14A的比较器SELp。由于在这种情况下占空偏移检测器OFDET和灵敏度调节器SSCTl经由共同的减法器(误差校正器)进行校正，因此严格来讲，此配置与图14A中的配置略有不同。但是，在概念上此配置与图14A中的配置相同。
[0159]占空偏移检测器OFDET具有计数器CUNT20、选择器SEL20到SEL22、锁存电路LT20和LT21、减法器SB20以及控制逻辑电路LGC20。选择器SEL21在驱动方向指示信号DRVDIR处于“H”位(对应于电流上拉)时，输出用于上拉的偏移值0F_U，作为偏移值OF，而在驱动方向指示信号DRVDIR处于‘ L”位(对应于电流下灌)时，输出用于下灌的偏移值0F_L，作为偏移值OF。如图2所示，驱动方向指示信号DRVDIR从PffM信号发生器PffMG中输出，确定电流上拉和电流下灌。
[0160]PffM信号发生器PffMG还输出用于确定用于上拉的偏移值0F_U和用于下灌的偏移值0F_L的触发信号TRG0FF。具体地，减法器20通过从实际占空中减去校正后占空指示值PWMR而计算误差。通过对图8所示的输出检测信号OUTDET的脉冲宽度进行计数测量得到实际占空，其中通过图16中的计数器CUNT20使用数字控制的参考时钟进行计数。
[0161 ]在触发信号TRGOFF处在“H”位，而驱动方向指示信号DRVDIR处在“H”位(电流上拉)的情况下，经由控制逻辑电路LGC20，选择获取路径侧(‘ I，侧)。在这种情况下，由减法器SB20检测到的误差经由选择器SEL21被锁存电路LT21获取，而用于上拉的偏移值0F_U由锁存电路LT21的输出确定。当触发信号TRGOFF和驱动方向指示信号DRVDIR中的每一个都不在“H”位时，选择器SEL21的锁存路径侧(‘0’侧)经由控制逻辑电路LGC20被选择。在这种情况下，锁存电路LT21的输出经由选择器SEL21维持。
[0162]另一方面，在触发信号TRGOFF处在“H”位，而驱动方向指示信号DRVDIR处在“L”位(电流下灌)的情况下，经由控制逻辑电路LGC20选择选择器SEL20的获取路径侧(‘I’侧)。在这种情况下，由减法器SB20检测到的误差经由选择器SEL20被锁存电路LT20获取，而用于下灌的偏移值0F_L由锁存电路LT20的输出确定。当触发信号TRGOFF和驱动方向指示信号DRVDIR分别不在“H”位和“L”位时，选择器SEL20的锁存路径侧(‘ O ’侧)经由控制逻辑电路LGC20被选择。在这种情况下，锁存电路LT20的输出经由选择器SEL20维持。
[0163]灵敏度调节器SSCTl具有选择器L10、减法器SB10、乘法器MULlO以及加法器ADD10。当驱动方向指示信号SRVDIR处于“H”位(电流上拉)时，选择器SELlO输出用于上拉的占空参考值(第一占空参考值)KREu，作为占空参考值KREV。另一方面，当驱动方向指示信号DRVDIR处于“L”位(电流下灌)时，针对下灌的占空参考值(第二占空参考值)KREVl被输出作为占空参考值KREV。每一个占空参考值(KREVu和KREVl)，例如，通过提前执行模拟被任意地确定，并且在图2的参数设置寄存器REG中被预先设置为PffM校正参数KREVxx。
[0164]减法器SBlO从占空指示值PWMP中减去占空参考值KREV，而乘法器MULlO将减法结果“PWMP-KREV”乘以S2 (例如，S2 = I/2)。加法器ADDlO将来自占空偏移检测器OFDET的偏移值OF与乘法结果“(PWMP-KREV) X S2”相加。
[0165]比较器CMPRpI比较占空指示值PffMP与占空参考值KRE V之间的大小关系。根据这个大小关系，在PWMP SKREV的情况下，选择器SELpl输出来自占空偏移检测器OFDET的偏移信号OF，并且在PWMP>KREV的情况下，选择器SELpl输出来自灵敏度调节器SSCTl的加法器ADDlO的 “(PWMP-KREV)XS2+0F"。
[0166]减法器(误差校正器)SB30从占空指示值PWMP中减去选择器SELp I的输出结果，从而输出校正后占空指示值PWMR。因此，在校正后占空指示值PWMR满足PWMP < KREV的情况下，“PffMP-OF”作为结果被输出。在PWMP>KREV的情况下，如参考图14B所述，“PWMP-0F_(PWMP-KREV) X S2”作为结果被输出。
[0167]如上所述，在图16的配置中，提供了用于上拉的偏移值0F_U，用于下灌的偏移值0F_L，用于上拉的占空参考值KREVu，以及用于下灌的占空参考值KREVI。在执行图9A和图9B所示操作的情况下，用于上拉的偏移值0F_U和用于上拉的占空参考值KREVu被使用，而在执行图1OA和图1OB所示操作的情况下，用于下灌的偏移值0F_L和用于下灌的占空参考值KREVl被使用。
[0168]如图9B和图1OB所示，在电流上拉时的操作和电流下灌时的操作彼此略有不同。因此，偏移值和占空参考值也略有不同。因此，在图16中，提供了两种类型的偏移值(OFJ^P0F_U)以及两种类型的占空参考值(KREVu和KREVl)。在这种配置下，占空指示值PWMP和实际占空(驱动输出信号OUT的占空)可以以更高的精度匹配。
[0169]由于以实际的测量结果为基础确定偏移值，因此通过上述配置，占空指示值PWMP和实际占空可以以更高的精度被匹配。HVM信号发生器PWMG在例如HDD装置被启动时等，控制触发信号TRGOFF为“H”位，而在启动后的正常操作中，控制触发信号TRGOFF为“L”位。在这种情况下，占空偏移检测器OFDET在启动时等确定偏移值，而在正常操作中，维持确定的偏移值。
[0170]图16所示的减法器和加法器的极性不限于图16中的那样，而可以被适当地改变。例如，在减法器SB20从校正后占空参考值PWMR中减去计数器⑶NT20的输出的情况下，减法器和加法器中每一个的极性可以被适当地改变。在图16中，采用执行计算“PWMR = PffMP-OF-(PWMP-KREV) X S2”的配置。如参考图14B等所述，可以采用执行计算“PWMR = KREV-OF+(PWMP-KREV) X SI”的配置。另外，可以根据SPM驱动器SPMDV的配置(S卩，图12B中的特性)适当地确定乘法器MUL的灵敏度系数S2，并且在一些情况下，可以由图2的参数设置寄存器REG任意地设置乘法器MUL的灵敏度系数S2。
[0171]基于以上描述，通过代表性地使用第一实施例的方法，电机的噪声和振动可以被减小。
[0172](第二实施例)
[0173]PffM校正器的详细配置和操作(修改[I ])
[0174]图17是示出根据本发明的第二实施例的电机驱动装置中的PWMP校正器的详细配置示例的电路框图。对于图17所示的PWMP校正器PPCP2b与图16的PWMP校正器PPCP2a，除了灵敏度调节器SSCT2的配置不同这一点以及比较器CMPRp2的输入不同这一点之外，图17所示的PffMP校正器PPCP2b与图16的PWMP校正器PPCP2a类似。图17的灵敏度调节器SSCT2，除了具有图16所示的减法器SBlO、乘法器MULlO和加法器ADDlO之外，还具有选择器SELl I和SELl 2、计数器CUNT1和锁存电路LT1。
[0175]图17所示的PWMP校正器PPCP2b具有在其中图14A所示的PWMP校正器PPCP2的占空参考值KREV是基于实际测量结果而确定的概念性配置。下面描述概要。通过监测再生晶体管的导通时间段确定占空参考值KREV，并且占空参考值KREV被确定为在导通时间段变得短于预定时间段的时间点的占空指示值PWMP。
[0176]具体地，首先，选择器SEL12在驱动方向指示信号DRVDIR处于“H”位(电流上拉)时，输出如图9B所示的低压侧导通信号LON等，而在驱动方向信号DRVDIR处于“L”位(电流下灌)时，输出如图1OB所示的高压侧导通信号UON等。计数器CUNTl O通过数字控制的参考时钟对从选择器SELl 2输出的信号的“H”位时间段(置位时间段)进行计数。
[0177]另一方面，选择器SELll输出针对来自计数器CUNTlO的计数值的确定参考值RREV。选择器SELll在驱动方向指示信号DRVDIR处于“H”位(电流上拉)时，输出用于上拉的确定参考值RREVu，作为确定参考值RREV，而在驱动方向信号DRVDIR处于“L”位(电流下灌)时，输出用于下灌的占空参考值RREVl，作为确定参考值RREV。确定参考值(RREVu和RREVl)中的每一个，例如由图2中的参数设置寄存器REG任意确定。
[0178]当来自计数器CUNTlO的计数值变得小于确定参考值RREV时，比较器CMPRp2使得检测信号PWMDET由“L”位变换为“H”位。锁存电路LTlO使用检测信号PWMDET到“H”位的变换作为触发，锁存占空指示值PWMP，并且输出占空参考值KREV。占空参考值KREV被确定为基于低压侧导通信号LON和在电流上拉时的确定参考值RREVu之间的比较结果的值(第一占空参考值)，并且被确定为基于高压侧导通信号UON和在电流下灌时的用于下灌的确定参考值RREVl之间的比较结果的值(第二占空参考值)。
[0179]减法器SB1从占空指示值PffMP中减去来自锁存电路LT1的占空参考值KREV。在比较器CMPRp2的输出处于“H”位的情况下，选择器SELpl选择灵敏度调节器SSCT2中的加法器ADD1的输出。在比较器CMPRp2的输出处于“L”位的情况下，选择器SELp I选择来自占空偏移检测器OFDET的偏移值0F。
[0180]如图13中所理解的那样，可以通过再生晶体管的导通时间段是否变得比预定时间段短而确定进行第一占空校正电路[l]DTCPAp和第二占空校正电路[l]DTCPBp之间的切换的必要性。再生晶体管的导通时间段在电流上拉时变为低压侧导通信号LON的置位时间段，在电流下灌时变为高压侧导通信号UON的置位时间段。
[0181]比较器CMPRp2监测再生晶体管的导通时间段(S卩，计数器⑶NTlO的输出)，并且保持在导通时间段变得短于锁存电路LT10中的确定参考值RREV的时间段的时间点处的占空指示值PWMP，作为占空参考值KREVο例如，在假设占空指示值PWMP增大的情况下，在某时间点处，再生晶体管的导通时间段变得短于确定参考值RREV的时间段，在此时间点处的占空指示值PWMP被保持作为锁存电路LTlO的占空参考值KREV。
[0182]比较器CMPRp2使选择器SELpl在与占空参考值KREV被保持的时机相同的时机处选择第二占空校正电路DTCPBp侧。随着占空指示值PWMP的进一步增大，只要再生晶体管的导通时间段短于确定参考值RREV的时间段，则比较器CMPRp2使选择器SELp I选择第二占空校正电路DTCPBp侧。在这种情况下，换句话说，在PWMP>KREV的情况下，选择器SELpl选择第二占空校正电路DTCPBp侧。
[0183]另一方面，例如，当占空指示值PffMP处在减小方向，并且再生晶体管的导通时间段变得长于确定参考值RREV的时间段时，比较器CMPRp2使选择器SELpl选择第一占空校正电路DTCPAp侧。在再生晶体管的导通时间段变得长于确定参考值RREV的时间段的时间点处的占空指示值PWMP变得等于在锁存电路LTlO中保持的占空参考值KREV。因此，在这种状态下，换句话说，当PWMP SKREV时，选择器SELpl选择第一占空校正电路DTCPAp侧。
[0184]通过使用第二实施例中的方法，在一些情况下，电机的噪声和振动相对于第一实施例的方法可以被进一步减小。具体地，在第一实施例的方法中，占空参考值KREV是预定的常数。因此，当晶体管的特性受温度、制造流程等影响发生变化时，校正精度可能恶化。另一方面，在第二实施例的方法中，占空参考值KREV是通过对再生晶体管的导通时间段进行实际测量而确定的变量，因此相对于第一实施例的方法，第二实施例的方法中的校正精度可以被提高。从电路面积等的角度来看，第一实施例的方法更有利。
[0185](第三实施例)
[0186]PffM校正器的详细配置和操作(修改[2 ])
[0187]图18是示出根据本发明的第三实施例的电机驱动装置的PWMP校正器的详细配置示例的电路框图。图19是示出根据本发明的第三实施例的电机驱动装置的前置驱动器的详细配置示例的电路图。图19示出的前置驱动器PDVl不同于图8示出的前置驱动器rov，不同之处在于增加了比较器电路CMP2和CMP3这一点。
[0188]比较器电路CMP2对高压侧晶体管Ml的栅极电压与“VAH_Vth2”进行比较，在栅极电压达到电源电压VAH的情况下，将高压侧完全导通检测信号UONDET置位为“H”位。阈值电压Vth2被确定为在考虑比较器电路CMP2的偏移等的情况下确定栅极电压是否达到电源电压VAH所需要的小的电压值。类似地，比较器电路CMP3对低压侧晶体管M2的栅极电压与“VAH-Vth2”进行比较，在栅极电压达到电源电压VAH的情况下，将低压侧完全导通检测信号LONDET置位为“H”位。
[0189]图18示出的PffMP校正器PPCP2c与图17中的PffMP校正器PPCP2b类似，除了灵敏度调节器SSCT3的配置不同这一点以及比较器CMPRp3的输入不同这一点。图18中的灵敏度调节器SSCT3除了具有图17示出的减法器SBl O、乘法器MULl O、加法器ADD 10以及锁存电路LT1之外，还具有选择器SELl 3和计数器CUNTl I。
[0190]图18示出的PffMP校正器PPCP2c具有以类似于图17的情况的方式，以实际测量结果为基础确定图14A所示的PWMP校正器PPCP2c的占空参考值KREV的概念性配置。下面描述概要。占空参考值KREV，通过监测在控制再生晶体管为导通时所施加的电压而被确定，并且被确定为电压没有达到预定电压的时间点处的占空指示值PWMP。
[0191 ]具体地，首先，选择器SEL13在驱动方向指示信号DRVDIR处于“H”位(电流上拉)时，输出图19所示的低压侧完全导通检测信号L0NDET，并且在驱动方向信号DRVDIR处于“L”位(电流下灌)时，输出高压侧完全导通信号UONDET。计数器CUNTlO通过数字控制的参考时钟对选择器SELl 3输出的信号的“H”位时间段(置位时间段)进行计数。
[0192]当来自计数器⑶NTll的计数值变为零时，比较器CMPRp3使检测信号PWMDET由“L”位变换为“H”位。锁存电路LTlO使用检测信号PWMDET到“H”位的转换作为触发信号，锁存占空指示值PWMP，并且输出占空参考值KREV。占空参考值KREV被确定为基于在电流上拉时的低压侧完全导通检测信号LONDET的确定结果的值(第一占空参考值)，被确定为基于在电流下灌时高压侧完全导通检测信号UONDET的确定结果的值(第二占空参考值)。
[0193]如图13中理解的那样，可以通过再生晶体管的栅极电压是否达到最大电压水平确定进行第一占空校正电路[l]DTCPAp和第二占空校正电路[l]DTCPBp之间的切换的必要性。在再生晶体管达到最大电压水平的情况下，在电流上拉时生成低压侧完全导通检测信号LONDET的置位时间段，在电流下灌时生成高压侧完全导通检测信号UONDET的置位时间段。
[0194]比较器CMPRp3监测在完全导通检测信号(L0NDET和U0NDET)的每一个信号中置位时间段的存在/不存在，并且将不存在置位时间段的时间点处的占空指示值PWMP作为占空参考值KREV而保持在锁存电路LTlO中。例如，当假设占空指示值PWMP增大的情况时，在某个时间点上，完全导通检测信号的置位时间段不存在，而此时间点处的占空指示值PWMP作为占空参考值KREV被保持在锁存电路LTlO中。
[0195]比较器CMPRp3使选择器SELpl在与占空参考值KREV被保持的时机相同的时机处选择第二占空校正电路DTCPBp侧。随着占空指示值PWMP的进一步增大，只要完全导通检测信号的置位时间段不被生成，则比较器CMPRp2使选择器SELpl选择第二占空校正电路DTCPBp侦U。在这种状态下，换句话说，在P丽P>KREV的情况下，选择器SELpl选择第二占空校正电路DTCPBp 侧。
[0196]另一方面，例如，当占空指示值PffMP变为处于减小方向，并且完全导通检测信号的置位时间段被生成时，比较器CMPRp3使选择器SELpl选择第一占空校正电路DTCPAp侧。在完全导通检测信号的置位时间段被生成的时间点处的占空指示值PWMP变得与保持在锁存电路LTlO中的占空参考值相等。因此，在这种状态下，换句话说，当PWMP < KREV时，选择器SELp I选择第一占空校正电路DTCPAp侧。
[0197]通过以与第二实施例的情况类似的方式使用第三实施例中的方法，在一些情况下，与第一实施例的方法相比较，电机的噪声和振动可以被进一步减小。具体地，在第三实施例的方法中，占空参考值KREV是通过实际测量再生晶体管的栅极电压是否达到最大电压水平而确定的变量，因此与第一实施例的方法对应的情况相比较，存在校正精度可以提高的情况。
[0198]另外，由于使用与第二实施例的方法相比更直接的测量结果，因此存在与第二实施例的方法相比校正精度可以进一步提高的情况。具体地，如参考图13所述，第一占空校正电路DTCPAp的限制点直接由是否达到再生晶体管的最大电压水平确定，作为间接的因素，依赖于再生晶体管的导通时间段。另一方面，从电路面积的角度来看，由于比较器电路CMP2和CMP3是不必要的，因此第二实施例中的方法更有利。
[0199]虽然本文以实施例为基础具体地描述了发明人实现的发明，但本发明不局限于上述实施例，而可以在不背离范围的情况下做出各种改变。例如，上述实施例被具体地描述以使得本发明容易理解，并且本发明不总是局限于具有上述配置的全部的实施例。实施例的配置的一部分可以被另一个实施例的配置替代，并且实施例的配置可以被添加到另一个实施例的配置中。针对每个实施例的配置的一部分，可以执行对另一个配置的添加、删除和替代。
[0200]例如，实施例中的方法不限于HDD装置，而是可以作为一种驱动包括DVD复制/记录装置和蓝光(Blu-ray)复制/记录装置的各种电机的方法被应用。特别地，将本发明应用到使用高频PWM的情况是有利的。即，PWM频率变得越高，相对地占空的误差可以变得更大。因此，可以得到更有益的效果。在HDD装置中，PffM频率是例如大约10kHz。
[0201]作为电机驱动方法，除了上述的正弦波驱动方法之外，还存在矩形波驱动方法。在连续的PWM周期中，矩形波驱动方法中的占空通常为常数。在正弦波驱动方法中，占空可变地被控制。与矩形波驱动方法相比，通过正弦波驱动方法，通常可以实现更高的效率、更少的振动和更低的噪声。因此，虽然实施例的方法也可以适用于矩形波驱动方法，但应用到正弦波驱动方法是更有益的。
【主权项】
1.一种通过使用电机驱动装置驱动电机的电机驱动方法， 其中所述电机驱动装置包括: 驱动晶体管，当所述驱动晶体管被控制为导通时将驱动电流传递到电机；以及再生晶体管，其与所述驱动晶体管共同配置成半桥电路，并且当所述再生晶体管被控制为导通时，传递来自电机的再生电流， 其中所述电机驱动装置执行: 占空指示操作，其输出表示导通时间段在PWM周期中所占比例的占空指示值； 占空校正操作，其校正所述占空指示值，并且根据所述占空指示值和占空参考值之间的大小关系，输出第一校正后占空指示值和第二校正后占空指示值中的任一个作为校正后占空指不值； PWM信号生成操作，其基于所述校正后占空指示值，生成PWM信号；以及驱动操作，其在所述PWM信号的所述导通时间段控制所述驱动晶体管为导通，在所述PWM信号的关断时间段控制所述再生晶体管为导通，响应于所述PWM信号从所述关断时间段到所述导通时间段的转换，控制所述再生晶体管从导通变为关断，以及在所述再生晶体管的关断被检测到以后，控制所述驱动晶体管从关断变为导通， 其中所述第一校正后占空指示值是以与所述占空指示值的增量相同的增量变化的值，并且在其中作为常数的偏移值被反映，以及 其中所述第二校正后占空指示值是以与所述占空指示值的增量不同的增量变化的值。2.根据权利要求1所述的电机驱动方法， 其中在所述占空校正操作中，当所述占空指示值小于所述占空参考值时，所述第一校正后占空指示值被输出，当所述占空指示值大于所述占空参考值时，所述第二校正后占空指示值被输出，以及 其中所述第二校正后占空指示值以比所述占空指示值的增量小的增量变化。3.根据权利要求2所述的电机驱动方法， 其中所述第一校正后占空指示值通过将所述占空指示值与所述偏移值相加/相减而生成，以及 其中所述第二校正后占空指示值通过使用所述偏移值和“(PWMP-KREV)XS”值进行的算术运算而生成，其中“PWMP”表示所述占空指示值，“KREV”表示所述占空参考值，“S”(0〈S〈I)表示灵敏度系数。4.根据权利要求1所述的电机驱动方法，其中所述占空参考值通过设置被确定为任意值。5.根据权利要求1所述的电机驱动方法，其中所述占空参考值通过监测所述再生晶体管的导通时间段而被确定，并且被确定为在所述导通时间段变得比预定时间段短的时间点处的占空指示值。6.根据权利要求1所述的电机驱动方法，其中所述占空参考值通过监测在控制所述再生晶体管为导通的时间点处施加的电压而被确定，并且被确定为在此电压未达到预定电压的时间点处的占空指不值。7.根据权利要求1所述的电机驱动方法，其中在所述占空指示操作中，针对每个HVM周期的占空指示值被输出，以便将电机的驱动电流控制为正弦波形状。8.根据权利要求1所述的电机驱动方法， 其中所述电机驱动装置具有: 被施加电源电压的高压侧晶体管；以及 被施加接地电源电压的低压侧晶体管， 其中在第一PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为驱动晶体管和再生晶体管， 其中在第二PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为再生晶体管和驱动晶体管，以及 其中所述占空参考值由所述第一 PWM周期中使用的第一占空参考值和所述第二 PWM周期中使用的第二占空参考值配置。9.一种驱动外部设置的电机的电机驱动装置，包括: 驱动晶体管，当所述驱动晶体管被控制为导通时将驱动电流传递到电机； 再生晶体管，其与所述驱动晶体管共同配置成半桥电路，并且当所述再生晶体管被控制为导通时，传递来自电机的再生电流； 占空指示单元，其输出表示导通时间段在PWM周期中所占比例的占空指示值； 占空校正单元，其校正所述占空指示值，并且输出校正后占空指示值； PWM信号生成单元，其基于所述校正后占空指示值，生成PWM信号； 驱动单元，其在所述PWM信号的所述导通时间段控制所述驱动晶体管为导通，在所述PWM信号的关断时间段控制所述再生晶体管为导通， 其中所述驱动单元响应于所述PWM信号从所述关断时间段到所述导通时间段的转换，控制所述再生晶体管从导通变为关断，以及在所述再生晶体管的关断被检测到以后，控制所述驱动晶体管从关断变为导通，以及其中所述占空校正单元包括: 第一占空校正电路，其生成第一校正后占空指示值，所述第一校正后占空指示值以与所述占空指示值的增量相同的增量变化，并且在其中作为常数的偏移值被反映； 第二占空校正电路，其生成第二校正后占空指示值，所述第二校正后占空指示值以与所述占空指示值的增量不同的增量变化;以及 选择单元，所述选择单元根据所述占空指示值和所述占空参考值之间的大小关系，输出所述第一校正后占空指示值和所述第二校正后占空指示值中的任一个作为所述校正后占空指不值。10.根据权利要求9所述的电机驱动装置，其中所述选择单元在所述占空指示值小于所述占空参考值时，输出所述第一校正后占空指示值，在所述占空指示值大于所述占空参考值时，输出所述第二校正后占空指示值，以及 其中所述第二校正后占空指示值以比所述占空指示值的增量小的增量变化。11.根据权利要求10所述的电机驱动装置， 其中所述第一占空校正电路通过将所述占空指示值与所述偏移值相加/相减而生成所述第一校正后占空指示值，以及 其中所述第二占空校正电路通过使用所述偏移值和“(PWMP-KREV)XS”值进行的算术运算而生成所述第二校正后占空指示值，其中“PWMP”表示所述占空指示值，“KREV”表示所述占空参考值，“s”(0〈S〈1)表示灵敏度系数。12.根据权利要求9所述的电机驱动装置，其中所述占空参考值通过设置被确定为任意值。13.根据权利要求9所述的电机驱动装置，其中所述占空参考值通过监测所述再生晶体管的导通时间段而被确定，并且被确定为在所述导通时间段变得比预定时间段短的时间点处的占空指示值。14.根据权利要求9所述的电机驱动装置，其中所述占空参考值通过监测在控制所述再生晶体管为导通的时间点处施加的电压而被确定，并且被确定为在此电压未达到预定电压的时间点处的占空指不值。15.根据权利要求9所述的电机驱动装置，其中所述占空指示单元输出针对每个PWM周期的占空指示值，以便将电机的驱动电流控制为正弦波形状。16.根据权利要求9所述的电机驱动装置， 其中所述电机驱动装置具有: 被施加电源电压的高压侧晶体管；以及 被施加接地电源电压的低压侧晶体管， 其中在第一PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为驱动晶体管和再生晶体管， 其中在第二PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为再生晶体管和驱动晶体管，以及 其中所述占空参考值由所述第一 PWM周期中使用的第一占空参考值和所述第二 PWM周期中使用的第二占空参考值配置。17.一种硬盘装置，包括: 存储数据的磁盘； 旋转所述磁盘的电机；以及 以三相正弦波驱动电机的电机驱动装置， 其中所述电机驱动装置包括: 驱动晶体管，当所述驱动晶体管被控制为导通时将驱动电流传递到电机； 再生晶体管，其与所述驱动晶体管共同配置成半桥电路，并且当所述再生晶体管被控制为导通时，传递来自电机的再生电流； 占空指示单元，其输出表示导通时间段在PWM周期中所占比例的占空指示值； 占空校正单元，其校正所述占空指示值，并且输出校正后占空指示值； PWM信号生成单元，其基于所述校正后占空指示值，生成PWM信号；以及驱动单元，其在所述PWM信号的所述导通时间段控制所述驱动晶体管为导通，在所述PWM信号的关断时间段控制所述再生晶体管为导通， 其中所述驱动单元响应于所述PWM信号从所述关断时间段到所述导通时间段的转换，控制所述再生晶体管从导通变为关断，以及在所述再生晶体管的关断被检测到以后，控制所述驱动晶体管从关断变为导通，以及其中所述占空校正单元包括: 第一占空校正电路，其生成第一校正后占空指示值，所述第一校正后占空指示值以与所述占空指示值的增量相同的增量变化，并且其中作为常数的偏移值被反映； 第二占空校正电路，其生成第二校正后占空指示值，所述第二校正后占空指示值以与所述占空指示值的增量不同的增量变化;以及 选择单元，所述选择单元根据所述占空指示值和所述占空参考值之间的大小关系，输出所述第一校正后占空指示值和所述第二校正后占空指示值中的任一个作为所述校正后占空指示值。18.根据权利要求17所述的硬盘装置， 其中所述选择单元在所述占空指示值小于所述占空参考值时，输出所述第一校正后占空指示值，在所述占空指示值大于所述占空参考值时，输出所述第二校正后占空指示值，以及 其中所述第二校正后占空指示值以比所述占空指示值的增量小的增量变化。19.根据权利要求18所述的硬盘装置，其中所述第一占空校正电路通过将所述占空指示值与所述偏移值相加/相减而生成所述第一校正后占空指示值，以及 其中所述第二占空校正电路通过使用所述偏移值和“(PWMP-KREV)XS”值进行的算术运算而生成所述第二校正后占空指示值，其中“PWMP”表示所述占空指示值，“KREV”表示所述占空参考值，“S”(0〈S〈1)表示灵敏度系数。20.根据权利要求17所述的硬盘装置， 其中所述电机驱动装置具有: 被施加电源电压的高压侧晶体管；以及 被施加接地电源电压的低压侧晶体管， 其中在第一PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为驱动晶体管和再生晶体管， 其中在第二PWM周期中，所述高压侧晶体管和所述低压侧晶体管分别变为再生晶体管和驱动晶体管，以及 其中所述占空参考值由所述第一 PWM周期中使用的第一占空参考值和所述第二 PWM周期中使用的第二占空参考值配置。
【文档编号】H02P6/10GK105897075SQ201511004478
【公开日】2016年8月24日
【申请日】2015年12月29日
【发明人】黑泽稔, 板垣吉弥, 石地正义
【申请人】瑞萨电子株式会社