基于sopc和igct的大功率静止无功补偿装置的制造方法
【专利摘要】本发明提出了一种基于SOPC和IGCT的大功率静止无功补偿装置，包括：控制器模块和功率模块，其中，系统控制板采用配置可编程片上系统SOPC系统的FPGA处理器，控制器模块包括系统控制板和驱动调理板，系统控制板与驱动调理板进行双向通信，其中，驱动调理板包括：IO接口电路、信号调理采样电路、驱动电路和保护电路，功率模块与驱动电路相连，用于接受PWM驱动信号的驱动，其中，功率模块包括集成门极换流晶闸管IGCT模块和滤波电路，滤波电路的输入端与IGCT模块的输出端相连，以对IGCT模块的输出信号进行滤波处理。本发明可以提高系统模块功率密度、提高系统的运行效率和故障反应速度，降低芯片之间连线干扰。
【专利说明】
基于SOPC和IGCT的大功率静止无功补偿装置
技术领域
[0001 ]本发明涉及电力系统技术领域，特别涉及一种基于SOPC和IGCT的大功率静止无功补偿装置。
【背景技术】
[0002]静止无功补偿器STATC0M是一种新型无功补偿装置，可以大大提高电力系统中电压稳定性，进而提高输电能力，广泛应用于现代电力系统的负荷补偿和输电线路补偿中。现有技术静止无功补偿器STATC0M的控制器模块无法实现算法控制和检测参数高效集中处理，并且存在响应速度较低，信号干扰严重和功率密度较低等缺点。
[0003]专利CN103036241A公开了一种无功补偿控制器及其控制方法，可以提高了补偿系统的工作效率，降低损耗。但是，该专利采用DSP处理器作为控制器，芯片之间连线复杂，随之带来的干扰也较大。
【发明内容】
[0004]本发明的目的旨在至少解决所述技术缺陷之一。
[0005]为此，本发明的目的在于提出一种基于SOPC和IGCT的大功率静止无功补偿装置，可以提高系统模块功率密度、提高系统的运行效率和故障反应速度，降低芯片之间连线干扰。
[0006]为了实现上述目的，本发明的实施例提供一种基于SOPC和IGCT的大功率静止无功补偿装置，包括:控制器模块和功率模块，其中，所述系统控制板包括配置可编程片上系统SOPC系统的FPGA处理器和外部的模数转换AD芯片，所述控制器模块包括系统控制板和驱动调理板，所述系统控制板与所述驱动调理板进行双向通信，其中，所述驱动调理板包括:1接口电路、信号调理采样电路、驱动电路和保护电路，其中，所述1接口电路与外部的模数转换AD芯片的输出端相连，所述外部AD芯片的输入端与传感器采样电路相连，所述传感器采样电路将采样到的电力系统的电采样参数发送至所述AD芯片，由所述AD芯片对所述电采样参数进行AD转换后生成电采样信号，并发送至所述1接口电路;所述信号调理采样电路的输入端与所述1接口电路相连，接收所述电采样信号并对所述电采样信号进行信号调理，将调理后的电采样信号发送至所述FPGA处理器，由所述FPGA处理器对所述电采样信号以预设控制算法进行处理，生成PWM驱动信号，所述FPGA处理器包括:硬件驱动模块和软核模块，其中，所述硬件驱动模块包括:A/D采样控制器、基于直接数字合成DDS的正弦信号发生器、数字锁相环、双环PI控制器、SVPWM发生器和通用1接口，所述软核模块包括:内部存储器、定时器和NISOn处理器内核CPU，其中，所述硬件驱动模块和所述软核模块通过总线进行通信，所述FPGA处理器数字锁相环锁相，通过外部输入的过零检测信号，基于正弦表查询算法输出离散的正弦波，并且，所述FGPA中A/D采样控制算法控制所述AD芯片采样所述电力系统的电参数，并通过所述FPGA处理器对所述通用1接口定义的地址总线和数据总线，接收来自由所述驱动调理板来的采样的电参数，由所述双环PI控制器产生一个正弦波幅值调制的给定值，通过SVPWM发生器产生PWM驱动信号，从而控制所述功率模块的输出电压的幅值，
[0007]所述1接口电路将来自所述FPGA处理器的P丽驱动信号转发至所述驱动电路;所述功率模块与所述驱动电路相连，用于接受所述PWM驱动信号的驱动，其中，所述功率模块包括集成门极换流晶闸管IGCT模块和滤波电路，所述滤波电路的输入端与所述IGCT模块的输出端相连，以对所述IGCT模块的输出信号进行滤波处理。
[0008]进一步，所述电力系统的电参数包括:电力系统的电网电流信号、电网电压信号、输出电流信号和直流电压信号。
[0009]进一步，所述IGCT模块采用T型三电平拓扑结构。
[0010]进一步，所述滤波电路采用电感-电容-电感的LCL结构。
[0011]进一步，所述驱动调理板，还包括:保护电路，用于对电压硬件和电流硬件进行保护。
[0012]进一步，所述FPGA处理器包括:硬件驱动模块和软核模块，其中，所述硬件驱动模块包括:A/D采样控制器、基于直接数字合成DDS的正弦信号发生器、数字锁相环、双环PI控制器、SVPffM发生器和通用1接口，
[0013]所述软核模块包括:内部存储器、定时器和NISOn处理器内核CPU，
[0014]其中，所述硬件驱动模块和所述软核模块通过总线进行通信。
[0015]进一步，所述FPGA处理器数字锁相环锁相，通过外部输入的过零检测信号，基于正弦表查询算法输出离散的正弦波，并且，所述FPGA中A/D采样控制算法控制所述AD芯片采样所述电力系统的电参数，并通过所述FPGA处理器对所述通用1接口定义的地址总线和数据总线，接收来自由所述驱动调理板来的采样的电参数，由所述双环PI控制器产生一个正弦波幅值调制的给定值，通过SVPWM发生器产生PWM驱动信号，从而控制所述功率模块的输出电压的幅值。
[0016]进一步，所述内部存储器包括:片内R0M、同步动态随机存取内存SDRAM、SDRAM控制器、FLASH存储器、随机存取存储器RAM、片外存储器三态桥，其中，所述片内ROM、SDRAM控制器和所述片外存储器三态桥分别与所述总线双向通信，所述SDRAM与所述SDRAM控制器双向通信，所述RAM和所述FLASH存储器分别与所述片外存储器三态桥双向通信。
[00?7] 进一步，所述FPGA处理器进一步通过URAT接口与所述上位机进行通信。
[0018]根据本发明实施例的基于SOPC和IGCT的大功率静止无功补偿装置，通过采用配置有SOPC系统的FPGA处理器作为主控装置，实现对IGCT模块的功率调节，可以提高系统模块功率密度，实现静止无功补偿。由于FPGA是并行运行方式，从而可以提高系统的运行效率和故障反应速度，实现算法控制和检测参数高效集中处理。并且利用FPGA处理器对数据和算法集中处理，可以减少DSP芯片，降低芯片之间连线干扰，并提高功率密度。
[0019]本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0020]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0021]图1为根据本发明实施例的基于SOPC和IGCT的大功率静止无功补偿装置的结构框图；
[0022]图2为根据本发明实施例的硬件控制原理图；
[0023]图3为根据本发明实施例的功率模块的电路图；
[0024]图4为根据本发明实施例的SOPC系统的示意图。
【具体实施方式】
[0025]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0026]如图1所示，本发明实施例的基于SOPC和IGCT的大功率静止无功补偿装置，包括:控制器模块I和功率模块2。
[0027]具体地，控制器模块I包括系统控制板11和驱动调理板12，系统控制板11与驱动调理板12进行双向通{目。
[0028]在本发明的一个实施例中，系统控制板11包括配置可编程片上系统SOPC系统的FPGA处理器112和外部的模数转换AD芯片111。其中，FPGA处理器112和外部的模数转换AD芯片111通过数据线和地址线实现数据交互。FPGA处理器112通过SOPC(可编程片上系统)实现软件算法控制，并基于N1s II嵌入式处理器来实现。
[0029]优选的，FPGA处理器112采用型号为EP4CE115开发板。
[0030]驱动调理板12包括:1接口电路121、信号调理采样电路122、驱动电路123和保护电路。
[0031]具体地，如图2所示，1接口电路121与外部的模数转换AD芯片111的输出端相连，外部AD芯片111的输入端与传感器采样电路相连。传感器采样电路将采样到的电力系统的电采样参数发送至AD芯片111，由AD芯片111对电采样参数进行AD转换后生成电采样信号，并发送至1接口电路121。
[0032]在本发明的一个实施例中，电力系统的电参数包括:电力系统的三相电网电流信号、三相电网电压信号、输出电流信号和直流电压信号。
[0033]信号调理采样电路122的输入端与1接口电路121相连，接收电采样信号并对电采样信号进行信号调理，将调理后的电采样信号发送至FPGA处理器112。
[0034]由FPGA处理器112对电采样信号以预设控制算法进行处理，生成P丽驱动信号。1接口电路121将来自FPGA处理器112的PffM驱动信号转发至驱动电路123。
[0035]1 口电路121主要包括输入1开关量、输出1开关量、开关量继电器输出驱动电路、IGBT温度保护继电器输出开关量和驱动保护电路。
[0036]进一步，驱动调理板12，还包括:保护电路，用于通过硬件保护电路对并网电压进行过压保护，对并网电流进行过流保护。
[0037]功率模块2与驱动电路123相连，用于接受PffM驱动信号的驱动。其中，功率模块2包括集成门极换流晶闸管IGCT模块21和滤波电路22，滤波电路22的输入端与IGCT模块21的输出端相连，以对IGCT模块21的输出信号进行滤波处理。
[0038]具体地，驱动电路123可以实现IGCT开通关断控制，驱动调理板12中各驱动电路123输入分别接入IGCT模块21。
[0039]如图3所示，IGCT模块21采用型号为5SHY35L4510的IGCT开关器件，采用T型三电平拓扑结构，采用三电平拓扑结构可以降低谐波含量，提高系统工作效率。滤波电路22采用电感-电容-电感的LCL结构。
[0040]如图4所示，FPGA处理器112包括:硬件驱动模块和软核模块。
[0041]硬件驱动模块包括:A/D采样控制器、基于直接数字合成DDS的正弦信号发生器、数字锁相环、双环PI控制器、空间矢量脉宽调制SVPWM发生器、通用1接口、状态存储的I2C通信和控制主程序、LCD控制单元、UART接口等。通过12C，将系统当前设置、状态进行存储，在系统故障修复后恢复系统的运行，保障系统运行的连贯性、可靠性。
[0042]软核模块包括:内部存储器、定时器和NISOn处理器内核CPU等器件。其中，硬件驱动模块和软核模块通过总线进行通信。
[0043]具体地，FPGA处理器112数字锁相环锁相，通过外部输入的过零检测信号，基于正弦表查询算法输出离散的正弦波，并且，FPGA中A/D采样控制算法控制AD芯片采样电力系统的电参数，并通过FPGA处理器112对通用1接口定义的地址总线和数据总线，接收来自由驱动调理板12来的采样的电参数，由双环PI控制器产生一个正弦波幅值调制的给定值，通过SVPffM发生器产生PffM驱动信号，从而控制功率模块2的输出电压的幅值。
[0044]通过AD采样的结果以及锁相结果完成系统的切换、显示等功能，以上都通过硬件逻辑进行实现。
[0045]进一步，FPGA处理器112进一步通过URAT接口与上位机进行通信。在软核部分，根据AD采样的，通过SCI通信与上位机PC通信，实现系统的远程监控与网络化控制。
[0046]根据本发明实施例的基于SOPC和IGCT的大功率静止无功补偿装置，通过采用配置有SOPC系统的FPGA处理器作为主控装置，实现对IGCT模块的功率调节，可以提高系统模块功率密度，实现静止无功补偿。由于FPGA是并行运行方式，从而可以提高系统的运行效率和故障反应速度，实现算法控制和检测参数高效集中处理。并且利用FPGA处理器对数据和算法集中处理，可以减少DSP芯片，降低芯片之间连线干扰，并提高功率密度。
[0047]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0048]尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。本发明的范围由所附权利要求极其等同限定。
【主权项】
1.一种基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，包括:控制器模块和功率模块，其中， 所述控制器模块包括系统控制板和驱动调理板，所述系统控制板与所述驱动调理板进行双向通信，所述系统控制板包括配置可编程片上系统SOPC系统的FPGA处理器和外部的模数转换AD芯片，其中， 所述驱动调理板包括:1O接口电路、信号调理采样电路、驱动电路和保护电路，其中， 所述1接口电路与外部的模数转换AD芯片的输出端相连，所述外部AD芯片的输入端与传感器采样电路相连，所述传感器采样电路将采样到的电力系统的电采样参数发送至所述AD芯片，由所述AD芯片对所述电采样参数进行AD转换后生成电采样信号，并发送至所述1接口电路； 所述信号调理采样电路的输入端与所述1接口电路相连，接收所述电采样信号并对所述电采样信号进行信号调理，将调理后的电采样信号发送至所述FPGA处理器，由所述FPGA处理器对所述电采样信号以预设控制算法进行处理，生成PWM驱动信号， 所述FPGA处理器包括:硬件驱动模块和软核模块，其中，所述硬件驱动模块包括:A/D采样控制器、基于直接数字合成DDS的正弦信号发生器、数字锁相环、双环PI控制器、SVPWM发生器和通用1接口，所述软核模块包括:内部存储器、定时器和NISO Π处理器内核CPU，其中，所述硬件驱动模块和所述软核模块通过总线进行通信，所述FPGA处理器数字锁相环锁相，通过外部输入的过零检测信号，基于正弦表查询算法输出离散的正弦波，并且，所述FGPA中A/D采样控制算法控制所述AD芯片采样所述电力系统的电参数，并通过所述FPGA处理器对所述通用1接口定义的地址总线和数据总线，接收来自由所述驱动调理板来的采样的电参数，由所述双环PI控制器产生一个正弦波幅值调制的给定值，通过SVPffM发生器产生PffM驱动信号，从而控制所述功率模块的输出电压的幅值， 所述1接口电路将来自所述FPGA处理器的PffM驱动信号转发至所述驱动电路； 所述功率模块与所述驱动电路相连，用于接受所述PWM驱动信号的驱动，其中，所述功率模块包括集成门极换流晶闸管IGCT模块和滤波电路，所述滤波电路的输入端与所述IGCT模块的输出端相连，以对所述IGCT模块的输出信号进行滤波处理。2.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述电力系统的电参数包括:电力系统的电网电流信号、电网电压信号、输出电流信号和直流电压信号。3.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述IGCT模块采用T型三电平拓扑结构。4.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述滤波电路采用电感-电容-电感的LCL结构。5.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述驱动调理板，还包括:保护电路，用于对电压硬件和电流硬件进行保护。6.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述内部存储器包括:片内R0M、同步动态随机存取内存SDRAM、SDRAM控制器、FLASH存储器、随机存取存储器RAM、片外存储器三态桥，其中，所述片内ROM、SDRAM控制器和所述片外存储器三态桥分别与所述总线双向通信，所述SDRAM与所述SDRAM控制器双向通信，所述RAM和所述FLASH存储器分别与所述片外存储器三态桥双向通信。7.如权利要求1所述的基于SOPC和IGCT的大功率静止无功补偿装置，其特征在于，所述FPGA处理器进一步通过URAT接口与所述上位机进行通信。
【文档编号】H02J3/18GK105977998SQ201610522491
【公开日】2016年9月28日
【申请日】2016年7月5日
【发明人】刘志强, 郭雪梅, 吕斌, 罗文 , 徐大青
【申请人】江西仪能新能源微电网协同创新有限公司