电阻R5的一端与场效应管MOS的源极相连接，其另一端接地；极性电容Cl的负极与场效应管MOS的栅极相连接，其正极经电阻Rl后与场效应管MOS的漏极相连接，而电阻R2则与极性电容Cl相并联。
[0026]所述极性电容C2的正极与极性电容Cl的正极相连接，其负极与场效应管MOS的源极相连接。而电阻R4的一端与极性电容C2的正极相连接，其另一端接地。
[0027]所述场效应管MOS的漏极需要与功率放大器Pl的正极输入端相连接，而其源极则需要分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，功率放大器P2的负极输入端则接地。
[0028]为确保场效应管MOS和开关功率放大电路的正常工作，因此该场效应管MOS的漏极需要外接+12V的电压。
[0029]所述的驱动电路则由变压器T、二极管D2、电容C9、电阻R13、电容C10、电容Cll及晶体管Q4组成。连接时，二极管D2的P极与驱动芯片M的VCC管脚相连接，其N极则与驱动芯片M的BOOST管脚相连接。电容C9的正极与驱动芯片M的BOOST管脚相连接，其负极则与驱动芯片M的TG管脚相连接。
[0030]电阻R13为分压电阻，其串接于驱动芯片M的TG管脚与TS管脚之间。而晶体管Q4的基极则与驱动芯片M的TG管脚相连接，其集电极顺次经电容ClO和电容Cll后接地，其发射极接地。同时，该晶体管Q4的集电极还需要外接+6V的直流电压，以确保晶体管Q4拥有足够的偏置电压来驱动其自身导通。
[0031]为确保使用效果，所述电容C9、电容ClO和电容Cl I均采用贴片电容来实现。所述变压器T用于将外部的+6V直流电压进行变压处理后输出给外部的场效应管。
[0032]该变压器T的原边线圈的同名端与电容ClO和电容Cll的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地。同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0033]变压器T的副边线圈的同名端、抽头Y1、抽头Y2和副边线圈的非同名端一起作为本实用新型的输出端。根据实际的情况，用户可以只选用这四个输出端的任意一个或几个端口使用即可。
[0034]所述逻辑保护射极耦合式放大电路的结构如图2所示，其主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R14，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R16，与电阻R16相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R17后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R18，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R19后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R21和电阻R20后与稳压二极管D3与电阻R19的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R21的连接点相连接的稳压二极管D5组成。
[0035]同时，所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接。
[0036]三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P2的输出端相连接，电阻R21与电阻R20的连接点则与驱动芯片M的TD管脚相连接。
[0037]如上所述，便可以很好的实现本实用新型。
【主权项】
1.一种新型逻辑保护射极耦合式栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的开关功率放大电路，以及与该开关功率放大电路相连接的自举电路组成，其特征在于，在开关功率放大电路与驱动芯片M之间还串接有逻辑保护射极耦合式放大电路；所述开关功率放大电路由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R6和电容C3，串接在功率放大器P2的输出端与正极输入端之间的电阻R7和电容C4，基极与功率放大器Pl的输出端相连接、集电极经电阻R3后与功率放大器P3的正极输入端相连接的三极管Q1，基极与三极管Ql的发射极相连接、集电极经电阻R8后与功率放大器P3的负极输入端相连接的三极管Q2，基极经电阻R9后与功率放大器P2的输出端相连接、集电极经电阻R12后与三极管Q2的基极相连接的三极管Q3，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q2的发射极相连接并接地的电容C5，与电阻R9相并联的电容C6，一端与三极管Q3的基极相连接、另一端外接-4V电压的电阻R10，一端与三极管Q3的发射极相连接、另一端外接-4V电压的电阻R11，与电阻Rll相并联的电容C7，N极与三极管Ql的集电极相连接、P极外接-4V电压的二极管D1，以及正极与驱动芯片M的INP管脚相连接、负极与三极管Q2的发射极相连接后再接地的极性电容CS组成，所述功率放大器P3的输出端则与驱动芯片M的VCC管脚相连接； 所述的自举电路则由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R5，负极与场效应管MOS的栅极相连接、正极经电阻Rl后与场效应管MOS的漏极相连接的极性电容Cl，与极性电容Cl相并联的电阻R2，正极与极性电容Cl的正极相连接、负极与场效应管MOS的源极相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R4组成；所述场效应管MOS的漏极与功率放大器Pl的正极输入端相连接，且该漏极还同时外接+12V电压，场效应管MOS的源极则分别与功率放大器Pl的负极输入端和功率放大器P2的正极输入端相连接，而功率放大器P2的负极输入端则接地； 所述的逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R15，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R14，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R16，与电阻R16相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R17后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R18，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R19后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R21和电阻R20后与稳压二极管D3与电阻R19的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R21的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P2的输出端相连接，电阻R21与电阻R20的连接点则与驱动芯片M的TD管脚相连接。
2.根据权利要求1所述的一种新型逻辑保护射极耦合式栅极驱动系统，其特征在于，所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D2，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C9，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R13，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容ClO和电容Cll后接地、而发射极也接地的晶体管Q4组成；所述变压器T的原边线圈的同名端与电容ClO和电容Cll的连接点相连接，其非同名端则与晶体管Q4的发射极相连接；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
3.根据权利要求2所述的一种新型逻辑保护射极耦合式栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
【专利摘要】本实用新型公开了一种新型逻辑保护射极耦合式栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的开关功率放大电路，以及与该开关功率放大电路相连接的自举电路组成，其特征在于，在开关功率放大电路与驱动芯片M之间还串接有逻辑保护射极耦合式放大电路。本实用新型整体结构非常简单，其制作和使用非常方便。同时，本实用新型的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
【IPC分类】H03F3-20, H05B37-02, H02M1-08
【公开号】CN204316313
【申请号】CN201420734531
【发明人】高小英, 车容俊
【申请人】成都措普科技有限公司
【公开日】2015年5月6日
【申请日】2014年11月28日