专利名称：栅极结构的制造方法
技术领域：
本发明涉及集成电路制作，尤其涉及具有栅极结构(gate structure)的半导体装置。
背景技术：
随着晶体管尺寸的缩减，随着栅极长度(gate length)的减少需减少栅极氧化物 (gate oxide)的厚度以维持其表现。然而，为了降低栅漏电流，便采用了高介电常数栅氧化 物层，其于相同于未来的技术节点(technology nodes)中所应用的一般栅极氧化物的等效
(effective thickness) T nT^Wixfi^^j^iS (physical thickness)。此外，当技术节点(technology nodes)缩减时，于部分集成电路设计中，便需 要采用金属栅极电极(metal gate electrode)替代公知的多晶硅栅极电极(poly gate electrode)，以改善具有经缩减特征尺寸的装置的表现。形成金属栅极电极的工艺之一为 “栅极最后(gate last)”工艺，其使得金属栅极电极于“最后”步骤中制备得到，如此可减 少需要于栅极形成之后施行的包括高温工艺的后续工艺的数量。图1A-1C显示了用于半导体装置100的多个公知栅极结构101于一 “栅极最后” 工艺中的不同制造阶段中的剖面图。图IA显示了多个栅结构101，其可借由于包括数个绝 缘区104的硅基板102上依序沉积与图案化一假氧化物层106与一假栅极电极层(未显 示)；于基板102内形成数个轻度掺杂源极/漏极区112 ；使一含氮介电层110环绕假氧化 物层106与假栅极电极层；于基板102内形成数个源极/漏极区114 ；使用一接触蚀刻停止 层Ii6与如氧化物的一层间介电层118以环绕含氮介电层110 ；移除假栅极电极层以于含 氮介电层110内形成一开口 120。然而，于后续移除假氧化物层106以于含氮介电层110内形成一较大开口 130时 则会产生问题，上述移除通常关于湿蚀刻及/或干蚀刻等步骤。于湿蚀刻步骤中，层间介电 层118的顶部经各向同性移除后于层间介电层118内留下了数个凹口 118a (见于图IB内)。 其是起因于湿蚀刻步骤中氢氟酸的使用，而开口 120则限制了氢氟酸进入于开口 120的内 侧表面。如此，较少的氢氟酸抵达了开口 120的底部，即假氧化物层106的顶部，而较多的 层间介电层118与其反应并移除了少量的假氧化物层106。于其他方法中，图IC显示了于 一干蚀刻步骤中使用等离子体而于硅基板102内所形成的数个凹口 102a，上述等离子体凹 蚀了硅基板102。上述凹口 102a或118a于不同方面为有问题的。举例来说，出现于硅基板 102内的这些凹口 102a可造成掺质分布至沟道区内。因此，将劣化如临界电压与可靠度等 特性表现。另一方面，出现于层间介电层118内的这些凹口 118a于后续工艺中可能成为一 金属的容纳区，进而增加了短路及/或元件故障的可能情形。如此，便需要于层间介电层或于基板内具有几乎无凹口的一种栅极结构的制造方法。
发明内容
有鉴于 此，本发明提供了一种栅极结构的制造方法，以解决上述公知问题。依据一实施例，本发明提供了一种栅极结构的制造方法，包括于一基板上依序沉积与图案化一假氧化物层与一假栅极电极层；使一含氮介电层 与一层间介电层环绕该假氧化物层与该假栅极电极层；移除该假栅极电极层；于一第一温 度下，暴露该假氧化物层的一表面于含氨气与含氟化合物的一气态混合物中，以移除该假 氧化物层；加热该基板至高于该第一温度的一第二温度，以于该含氮介电层内形成一开口 ； 沉积一栅极介电物；以及沉积一栅极电极。本发明的栅极结构可蚀刻借由干化学可具有没有凹口于层间介电层内或基底内。为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配 合所附的附图，作详细说明如下
图IA-图IC显示了用于半导体装置的多个公知栅极结构于一“栅极最后”工艺内 不同阶段中的剖面情形；图2为一流程图，显示了依据本发明的多个目的的多个栅极结构的一制造方法； 以及图3A-图3H显示了依据图2所示方法的一实施例中的多个栅极结构于制造内不 同阶段中的剖面情形。其中，附图标记说明如下100 半导体装置；101 栅极结构；102 硅基板；102a 凹口；104 绝缘区；106 假氧化物层；110 含氮介电层；112 轻度掺杂源极/漏极区；114 源极/漏极区；116 接触蚀刻停止层；118 层间介电层；118a 凹口；120 开口；130 较大开口；200 方法；202、204、206、208、210、212 步骤；300 半导体装置；301 假栅极结构；302 基板；
303 有源区；304 隔离区；306 假氧化物层； 308 假电极层；310 轻度掺杂源极/漏极区；312 含氮介电层/栅极间隔物；314 源极/漏极区；316 接触蚀刻停止层；318 层间介电层；320 开口；322 气态混合物；322a 第二凝结且固化的反应产物；322b 第一凝结且固化反应产物；322c 吸附反应物膜层；330 开口；330a 开口的宽度；33Ob 开口的高度；331 栅极结构；336 栅极介电层；338 栅极电极。
具体实施例方式可以理解的是于下文中提供了用于达成本发明的不同特征的多个不同实施例或 范例。于下文中将描述元件或设置情形的特定范例以简单说明本发明。当然这些描述仅作 为范例之用而非用于限定本发明的范畴。举例来说，于“形成位于一第二元件之上或上的第 一元件”的描述中包括了第一元件与第二元件的直接接触的实施情形，或包括了于第一元 件与第二元件之间设置额外元件的实施情形，进而使得第一元件与第二元件之间并未直接 接触。此外，本发明可于不同范例中重复使用标记及/或文字。如此的重复情形是基于简 化与清楚的目的，而非用以规定不同实施例间的关系及/或所讨论的形态。请参照图2与图3A-图3H并配合以下描述以解说一方法200与一半导体装置300。 图2为一流程图，显示了依据本发明的不同目的的用于制造多个栅极结构331 (参见图3H) 的一方法200。图3A-图3H显示了依据如图2所示方法200的一实施例中的多个栅极结 构331于制造过程中的不同阶段的剖面图。可以理解的是部分的半导体装置300可利用互 补金属氧化物半导体(CMOS)技术工艺所制造，且下文中简单的描述部分的工艺。此外，图 2与图3A-3H经过简化，以便于理解本发明。举例来说，虽然附图中仅显示了用于半导体装 置300的栅极结构。可以理解的是，集成电路中可包括数个其他装置，例如为电阻、电容、电 感与熔丝等装置。请参照图2与图3A，方法200起使于步骤202，其中提供包括了数个有源区303与 数个隔离区304的基板302。于一实施例中，基板302包括了结晶硅基板(例如晶片)。于部分实施例中，基板 302可依据设计需求(例如ρ型基板或η型基板)而包括了不同的掺 杂形态。此外，于部分实施例中，基板302可包括一外延层(印i layer)，且其可经过应变以 改善其表现，及/或包括一绝缘层上覆硅(silicon-on-insulator，SOI)结构。依照设计需求，有源区303内可包括不同的掺杂形态。于部分实施例中，有源区 303可掺杂有ρ型或η型掺质。举例来说，有源区303可掺杂有如硼或BF2的ρ型掺质；如 磷或砷的η型掺质，及/或上述掺质的组合。有源区303可作为用于设置一 N型金属氧化 物半导体晶体管装置(简称为NM0S)的区域以及作为用于设置一 P型金属氧化物半导体晶 体管装置(简称为PM0S)的区域。隔离区304可形成于基板302之上，以隔离多个有源区303。这些隔离区304可 利用如硅的局部氧化(LOCOS)或浅沟槽隔离物(STI)等隔离技术，以定义并电性地隔离多 个有源区303。于至少一实施例中，隔离区304包括浅沟槽隔离物。于部分实施例中，隔离 区304可包括氧化硅、氮化硅、氮氧化硅、掺杂氟的硅玻璃(FSG)、低介电常数介电材料，其 他适当材料，及/或上述材料的组合。本实施例中隔离区304显示为浅沟槽隔离物，其可借 由任何的基板工艺所形成。举例来说，浅沟槽隔离物的形成可包括借由公知光刻技术以图 案化半导体基板302、于基板302内蚀刻(例如借由干蚀刻、湿蚀刻、及/或等离子体蚀刻等 工艺)形成一沟槽，以及于沟槽内填入(如借由化学气相沉积工艺)一介电材料。于部分 实施例中，经填满的沟槽可具有一多重膜层结构，例如包括为氮化硅或氧化硅所填满的一 热氧化物衬层(thermal oxide liner layer)。请继续参照图2与图3A，方法200接着进行步骤204，其中借由于基板302之上依 序沉积与图案化一假氧化物层306与一假电极层308以形成一假栅极结构301。此假栅极 结构301可借由任何适当方法形成，例如包括前述的工艺。于一实施例中，假氧化物层306 与假栅极电极层308依序沉积于基板302上。于至少一实施例中，假氧化物层306较佳地 为借由一热氧化工艺成长形成的氧化硅，并具有约为10-30埃的一厚度。举例来说，假氧化 层306可借由一快速热氧化(RTO)工艺或包括氧气的一回火工艺中成长形成。于部分实施 例中，假电极层308可包括单膜层或多重膜层结构。于至少一实施例中，假电极层308可包 括多晶硅。此外，假电极层308可包括具有相同或不同的掺杂的经掺杂多晶硅。假电极层 308包括任何适当的厚度。于至少一实施例中，假电极层308包括介于30-60纳米的一厚 度。于部分实施例中，假电极层308较佳地使用一低压化学气相沉积(LPCVD)工艺而形成。 此低压化学气相沉积工艺可于一标准的低压化学气相沉积炉管内于约为580-650°C的温度 以及于约为200mTorr至ITorr的压力下施行，并使用硅甲烷(SiH4)、二硅甲烷(Si2H6)、三 硅甲烷(Si3H8)与二氯硅甲烷(SiH2Cl2)作为硅的反应气体。接着，借由如旋转涂布的一适当工艺以于假栅极结构301上形成一层光致抗蚀 齐U，并借由适当的一光刻图案方法以图案化上述光致抗蚀剂以形成经图案化的一光致抗蚀 剂元件。于部分实施例中，经图案化的光致抗蚀剂元件的宽度约为15-45纳米。接着可采 用一干蚀刻工艺以转移图案化的光致抗蚀剂元件至下方膜层(即假氧化物层306与假电极 层308)以形成假栅极结构301。接着除去光致抗蚀剂层。于另一实施例中，于假栅极结构 301上形成一硬掩模；形成图案化的一阻剂层于硬掩模层上；转移阻剂层的图案至硬掩模 内并接着转移至假电极层308与假氧化物层306内以形成假栅极结构301。可以理解的是 上述范例并未限制可应用于形成假栅极结构301的工艺步骤。更可以理解的是，于部分实施例中，假栅极结构301可包括额外的介电层及/或导电层。举例来说，假栅极结构301可包括硬掩模层、中间层、上盖层、扩散/阻障层、其他适当膜层及/或上述膜层的组合。请参照图3B，可于位于基板302内的有源区303形成轻度掺杂源极/漏极(LDD) 区312。轻度掺杂源极/漏极区312可借由一或多次如离子注入程序的注入程序而形成于 有源区303内。掺杂的原子可依照装置的形态而决定，如NMOS装置或PMOS装置。举例来 说，轻度掺杂源极/漏极区312可掺杂有如硼、BF2的ρ型掺质；如磷、砷的η型掺质；及/或 上述离子的组合。轻度掺杂源极/漏极区312可包括不同的掺杂形态。于部分实施例中， 于离子注入程序施行后，所形成的轻度掺杂源极/漏极区312可对准于假栅极结构301的 一外侧。请参照图2与图3Β-图3D，方法200接着进行步骤206，其中形成一含氮介电层 310与一层间介电层318以环绕假氧化物层306与假电极层308。含氮介电层310作为栅 极间隔物，故可称其为栅极间隔物310。栅极间隔物310可位于假栅极结构301的各侧。于 部分实施例中，栅极间隔物310较佳地借由等离子体沉积方式于少于400°C的一温度及约 为200mTorr至ITorr的一压力下形成，并使用硅甲烷(SiH4)、氨气(NH3)及/或队0作为反 应气体所形成。栅极间隔物310可包括如氮化硅、氮氧化硅及/或上述材料的组合。于部 分实施例中，栅极间隔物310可包括一多重膜层结构。于部分实施例中，栅极间隔物310可 包括任何适当厚度，于至少一实施例中，栅极间隔物310可包括介于约7纳米至15纳米的 一厚度。请参照图3B，栅极间隔物310可用于偏移(offset)源极/漏极区314(也称其为 重度掺杂源极/漏极区)的位置。源极/漏极区314可借由如一离子注入程序的一或多次 注入程序而形成基板302内的有源区303内。掺杂的离子依照所制造装置形态而决定，如 NMOS装置或PMOS装置。举例来说，源极/漏极区314可掺杂有如硼、BF2的ρ型掺质；如磷、 砷的η型掺质；及/或上述离子的组合。源极/漏极区314可包括不同的掺杂形态，而于离 子注入程序施行之后源极/漏极区314可对准于栅极间隔物310的一外侧。于部分实施例 中，源极/漏极区314可还包括隆起型源极/漏极区(raised source/drain regions) 0此 夕卜，可于源极/漏极区314上借由如一自对准硅化工艺形成一或多个接触元件(例如硅化 物区)。请参照图3C，可于基板302上形成选择性的一接触蚀刻停止层316，包括形成于假 栅极结构301之上。其可借由任何适当工艺形成，包括下文中描述的工艺。于部分实施例 中，接触蚀刻停止层316可由氧化硅、氮化硅、氮氧化硅或上述材料的组合所形成，但其较 佳地由等离子体加强型化学气相沉积(PECVD)混频工艺(mixed frequency process)所形 成的氮化硅材料所形成。举例来说，于部分实施例中，于此等离子体加强型化学气相沉积工 艺中较佳地应用了具有约为50KHz至约13. 56MHz的一频率范围的一双频射频电源(dual RF power source) 0举例来说，此混频方法包括于约为300-600°C的一沉积温度下、于约为 50mTorr至约5Torr —压力下以及高频RF电源约为70-300W与低频RF电源约为5-60W的 条件下提供如硅甲烷及六氯硅烷(Hexachlorodisilane，HCD)与氨气的前驱物。接触蚀刻 停止层316可还包括任何的适当厚度。于至少一实施例中，接触蚀刻停止层316可包括约 200埃的厚度。于部分实施例中，则不使用此接触蚀刻停止层316。请继续参照图3C，于形成接触蚀刻停止层316之后，可于蚀刻停止层316上形成层间介电层318。层间介电层可包括一介电材料。于部分实施例中，介电材料可包括氧化硅、旋转涂布玻璃(SOG)、氟化硅玻璃(FSG)、掺杂碳的氧化硅(如SiCOH)、黑钻石 (Black Diamond ,应用材料产制)、其他适当介电材料及/或上述材料的组合。于部分实 施例中，层间介电层318可包括一高密度等离子体(HDP)介电材料(例如高密度等离子体 氧化物)及/或高深宽比工艺(HARP)介电材料(例如高深宽比工艺氧化物)。层间介电层 318可包括任何的适当厚度。于至少一实施例中，层间介电层318包括介于约4000-8000埃 的一厚度。可以理解的是层间介电层318可包括一或多个介电材料及/或一或多个介电膜 层。接着，借由一化学机械研磨工艺以平坦化接触蚀刻停止层316及/或层间介电层 318直至位于基板302上的假栅极结构的一顶部露出，如图3D所示。上述化学机械研磨程 序可具有一高选择比，以形成用于假栅极结构301、栅极间隔物310、接触蚀刻停止层316与 层间介电层318的一大体平坦表面。于至少一实施例中，假氧化物层306与假电极层308 可为包括栅极间隔物310 (含氮介电层310)、接触蚀刻停止层316与层间介电层318的介电 材料所环绕。请参照图2与图3E，方法200接着进行步骤208，其中自为含氮介电层310与层间 介电层318所环绕的假栅极结构301中移除了假电极层308。可借由包括下述的适当工艺 的任何适当工艺以移除假电极层308以于含氮介电层310内形成开口 320。可采用一湿蚀 刻及或一干蚀刻工艺以移除假电极层308。于一实施例中，用于移除多晶硅材质的假电极 层308的湿蚀刻工艺中使用了包括了含氢氧化铵、经稀释的氢氟酸、去离子水、及或其他适 当蚀刻溶液的氢氧化物溶液。于其他实施例中，用于移除多晶硅材质的假电极层308的干 蚀刻程序可于约为650-800瓦的一源极功率、100-200瓦的一偏压功率及约为60_200mTorr 的一压力下使用氯气、溴化氢与氦作为蚀刻气体以移除假电极层308，。请参照图2与图3F，方法200接着进行步骤210，其中移除了假氧化物层306。于 部分实施例中，是借由一气相蚀刻程序(vapor phase etching process)而移除假氧化物 层306。气相蚀刻程序起使于将如图3E所示结构置于一密封的反应腔体内，而气相蚀刻程 序使用了气相蚀刻剂。此蚀刻工艺为自我限制(self-limiting)的，其中导入于反应腔体 内的气相蚀刻剂决定了材料的移除量。于部分实施例中，气相蚀刻程序使用了一气态混合 物322，其包括了氨气与含氟的化合物。可以理解的是这些气态成分中之一是作为触媒之 用，而其他成分则作为蚀刻剂。于部分实施例中，含氟化合物可为择自由氟化氰(HF)与三 氟化氮(NF3)所组成族群的一化合物。于一实施例中，气态混合物322包括了氨气(NH3)与氟化氢(HF)。氨气与氟化氢 的气态混合物包括了约为0.1 10的氨气与氢氟酸的比例，且氨气与氢氟酸的比例较佳地 1 1(体积比)。于其他实施例中，气体混合物322包括了氨气与三氟化氮。氨气与三氟 化氮的气态混合物包括了约为0.5 5的氨气与三氟化氮的比例，且氨气与三氟化氮的比 例较佳地约为2 1(体积比)。反应机制并不影响本申请权利要求的范畴，可以理解的是于部分实施例中，气相 蚀刻工艺为一多重步骤工艺。于一第一步骤中，于反应腔体内可于假氧化层306与包括 栅极间隔物310(含氮介电层310)、接触蚀刻停止层316与层间介电层318等介电材料的 顶面上形成由包括氨气与含氟化合物的气态混合物322所形成的一坦覆性吸附反应物膜层。于一实施例中，上述第一步骤使用了含氨气与氟化氢的气态混合物622，以及于介于 10-25mTorr的一压力及与介于20_70°C的一第一温度下施行。于另一实施例中，第一步骤 使用了含氨气与三氟化氮的气态混合物，以及于约介于2-4Τοπ·的压力及于介于20-70°C 的一第一温度下施行。于一第二步骤中，上述吸附反应物膜层可与其相接触的假氧化物层306的顶面反 应，以于吸附反应物膜层之下形成一第一凝结且固化反应产物322b。上述吸附反应物膜层 也可与层间介电层318的顶面反应以位于吸附反应物膜层之下形成一第二凝结且固化的 反应产物322a。吸附反应物膜层322c并不会或较少与位于吸附反应物膜层之下且与其相 接触的栅极间隔物310(含氮介电层310)与接触蚀刻停止层316的表面反应。 接着，可加热反应腔体至一第二温度介于90-200°C，而固态反应产物322a、322b 的升华产物以及吸附反应物膜层322c可抽出至反应腔体之外。于其他实施例中，反应腔 体可加热至一温度介于90-200°C，而通入一载气至基板302上以移除固态反应产物322a、 322b与吸附反应物膜层322c至反应腔体之外。于其他实施例中，上述载气可为钝气。较 佳地，上述载气包括氮气、氦气或氩气。于部分实施例中，可转移基板302加热至介于 90-200°C的一温度的一加热腔体中，以移除固态反应产物322a、322b的升华产物与吸附反 应物膜层322c至此加热腔体之外。于部分其他实施例中，可转移基板302至一加热腔体内 加热至90-200°C，并通入一载气至基板302处以移除固体反应产物322a、322b的升华产物 以及吸附反应物膜层322c至加热腔体之外。于部分实施例中，载体气体可为一钝气。较佳 地，载气包括了氮气、氦气与氩气。此反应可持续进行直到移除了固态反应产物322a、322b与吸附反应物膜层322c。 气态混合物优先地蚀刻了假氧化物层306使得少部分移除或没有移除栅极间隔物310与接 触蚀刻停止层316。如此，于如图3G所示的气相蚀刻工艺的尾声时，气相蚀刻程序可完全地 移除假氧化物层306且部分移除了层间介电层318，露出了硅基板302与于含氮介电层310 内形成了一开口 330。于一实施例中，开口 330的一宽度可介于15-45纳米。于其他实施 例中，开口 330的高度330b可介于约30-60纳米。于另一实施例中，上述高度330b与宽度 330a可具有约为1. 5-4的比例。由于气相蚀刻程序对于假氧化物层306与层间介电层308之间几乎没有具有选择 性，于部分实施例中，层间介电层可能具有相同于假氧化物层306的损失的相同厚度损失 情形，少于层间介电层318的厚度的1%。如此，上述栅极结构的制造方法可于层间介电层 318内制作出几乎没有凹口的情形。另一方面，较佳地不要借由气相沉积蚀刻程序蚀刻穿透栅极间隔物310。于后续 程序中，被蚀刻的栅极间隔物310并不会作为一停止层，进而增加了层间介电层318损失的 可能性。于一实施例中，气态混合物322对于假氧化物层306与栅极间隔物310的移除率 的比例为大于2。此外，硅基板302于气相蚀刻程序中未被蚀刻。倘若被蚀刻的硅基板302 于后续程序中将成为一结晶缺陷的源头，进而造成了漏电的可能。于一实施例，气态混合物 322对于假氧化物层306与硅基板302的移除率的比例大于100。如此，上述栅极结构的制 造方法并不会于基板302内形成任何凹口。请参照图2与图3H，方法200接着进行步骤212，其中可沉积一栅极介电层336与 一栅极电极338以完全地填入开口 330内以形成栅极结构331。于部分实施例中，栅极介电层336可包括氧化硅、氮氧化硅、高介电常数介电层或上述材料的组合。高介电常数介电层 可包括二氧化铪、HfSiO, HfSiON, HfTaO, HfTiO, Hf7r0、金属氧化物、金属氮化物、金属硅化 物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝化物、硅 化锆、铝化锆、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3) 合金，其他适当的高介电常数介电材料、及/或上述材料的组合。于部分实施例中，位于开 口 330内的高介电常数介电材料具有少于2纳米的厚度。栅极介电层336可还包括一中间 层，以降低介于栅极介电层与基板302间的毁损。上述中间层可包括氧化硅。于部分实施 例中，栅极电极338包括了择自由Al、Cu、AlTi、TiN, TiCN、TaN、TaCN、WN与WCN所组成的 族群的一材料。于部分实施例中，于开口 330内的金属的栅极电极可具有少于32纳米的一 栅极长度。于开口 330内填入栅极介电层336与栅极电极338之 后，可施行一化学机械研 磨程序以平坦化此栅极介电层336与栅极电极338。化学机械研磨程序可移除栅极介电层 336与栅极电极338的一部直到抵达层间介电层318的顶面。接着，于形成栅极结构331的 栅极电极338之后，可履行包括内部连接工艺的后续工艺，以完成半导体装置300的制作。
虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普 通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围 当视所附的权利要求所界定的范围为准。本发明可用于形成或制造用于场效应晶体管。于 此法中，栅极结构可蚀刻借由干化学可具有没有凹口于层间介电层内或基底内。
权利要求
1.一种栅极结构的制造方法，包括于一基板上依序沉积与图案化一假氧化物层与一假栅极电极层； 使一含氮介电层与一层间介电层环绕该假氧化物层与该假栅极电极层； 移除该假栅极电极层；于一第一温度下，暴露该假氧化物层的一表面于含氨气与含氟化合物的一气态混合物 中，以移除该假氧化物层；加热该基板至高于该第一温度的一第二温度，以于该含氮介电层内形成一开口 ； 沉积一栅极介电物；以及 沉积一栅极电极。
2.如权利要求1所述的栅极结构的制造方法，其中该第一温度介于20-70°C，而该第二 温度介于90-200°C。
3.如权利要求1所述的栅极结构的制造方法，其中该开口的宽度介于约15-45纳米，而 该开口的高度介于30-60纳米。
4.如权利要求1所述的栅极结构的制造方法，其中该开口的高度与宽度间具有约 1. 5-4的一比例。
5.如权利要求1所述的栅极结构的制造方法，其中沉积一栅极介电物的步骤包括于该 开口内形成具有厚度少于2纳米的一高介电常数介电层，而其中沉积一栅极电极的步骤包 括于该开口内形成具有一栅极长度少于32纳米的一栅极电极。
6.如权利要求1所述的栅极结构的制造方法，其中该气态混合物对于该假氧化物层与 该含氮介电层的移除率的比例大于2，而该气态混合物对于该假氧化物层与该基板的移除 率的比例大于100。
7.如权利要求1所述的栅极结构的制造方法，其中含氟化合物为择自由氰氟酸与三氟 化氮所组成族群的一化合物。
8.如权利要求1所述的栅极结构的制造方法，其中该气态混合物包括氨气与三氟化氮。
9.如权利要求1所述的栅极结构的制造方法，其中移除该假氧化物层的步骤包括通入一载气于该基板上。
10.如权利要求1所述的栅极结构的制造方法，还包括形成一接触蚀刻停止层于该含 氮介电层与该层间介电层之间。
全文摘要
一种栅极结构的制造方法，包括于一基板上依序沉积与图案化一假氧化物层与一假栅极电极层；使一含氮介电层与一层间介电层环绕该假氧化物层与该假栅极电极层；移除该假栅极电极层；于一第一温度下，暴露该假氧化物层的一表面于含氨气与含氟化合物的一气态混合物中，以移除该假氧化物层；加热该基板至高于该第一温度的一第二温度，以于该含氮介电层内形成一开口；沉积一栅极介电物；以及沉积一栅极电极。本发明的栅极结构可蚀刻借由干化学可具有没有凹口于层间介电层内或基底内。
文档编号H01L21/28GK102044423SQ20101050191
公开日2011年5月4日 申请日期2010年9月30日 优先权日2009年10月9日
发明者叶明熙, 徐帆毅, 欧阳晖, 黄益成 申请人:台湾积体电路制造股份有限公司