专利名称：Eeprom的栅极制造方法及其制造的栅极的制作方法
技术领域：
本发明涉及一种NVM(non-volatile memory，非易失性存储器)，特别是涉及一种 EEPROM(ElectricalIy-Erasable Programmable Read-OnlyMemory,电可擦除可编程只读 存储器)。
背景技术：
请参阅图1，现有的EEPROM存储单元由一个选择晶体管Ia和一个浮栅晶体管Ib 组成。其中，选择晶体管Ia通常为NM0S，执行选通功能；浮栅晶体管Ib通常为η沟道MOS 管，执行数据存储功能。浮栅晶体管Ib包括两个栅极13a、13b，浮栅13a在下方，控制栅13b 在上方，浮栅13a下方的氧化层为隧穿氧化层12a。EEPROM工作时通常需要施加IOV以上的高压，因此在EEPROM的存储单元外围通常 还有一些用来产生高压的高压晶体管。这样EEPROM就包括有选择晶体管、浮栅晶体管和高 压晶体管三种MOS管。实际上，选择晶体管本质上也属于一种高压晶体管，但本申请中将存 储单元中的选择晶体管和存储单位外围的高压晶体管区分表述。
EEPROM中，浮栅晶体管Ib通常希望浮栅13a掺杂浓度越低越好，选择晶体管Ia和 高压晶体管则希望栅极13掺杂浓度越高越好。当浮栅晶体管Ib的浮栅13a掺杂浓度较高 时，会增大电荷穿越隧穿氧化层12a的势垒高度，进而缩小EEPROM的工作窗口，即EEPROM 器件编程时和擦除时的电压差或电流差，这对数据存储是不利的。当选择晶体管Ia和高压 晶体管的栅极13掺杂浓度较低时，会增加多晶硅电阻，无法形成欧姆接触，造成RC延迟，这 也是不利的。现有的EEPROM中，选择晶体管Ia和高压晶体管的栅极13掺杂浓度通常相等， 并大于浮栅晶体管Ib的浮栅13a的掺杂浓度。现有的EEPROM的栅极的制造方法包括如下步骤(所述EEPROM的栅极包括 EEPROM存储单元中选择晶体管Ia的栅极13、EEPR0M存储单元中浮栅晶体管Ib的浮栅13a、 EEPROM存储单元外围高压晶体管的栅极)请参阅图2a，图2a中左边区域为EEPROM的存储单元，其中包括未完成的浮栅晶体 管lb，对于选择晶体管则未予图示。图2a中右边区域为EEPROM存储单元外围，其中示意 性地表示了两个未完成的高压晶体管2a、2b。硅片的初始形态是衬底20上已形成隔离区 21，隔离区21将各个晶体管相隔离。衬底20中有ρ阱22，ρ阱22中有η型重掺杂区23， 其中一个η型重掺杂区23定义了浮栅晶体管Ib的沟道长度。硅片表面具有氧化层14。所 述定义了浮栅晶体管Ib的沟道长度η型重掺杂区23上方的氧化层24a比其余区域的氧化 层24薄，称为隧穿氧化层24a。第1步，请参阅图2b，在硅片表面(包括EEPROM的存储单元及外围)淀积一层η 型掺杂的多晶硅25，所述η型掺杂的多晶硅25的薄膜电阻(Sheetresistance，也称方块电 阻)为 9000 10000 Ω / □ ( Ω /sq, ohms per square,欧姆每平方)；第2步，请参阅图2c，在硅片表面旋涂光刻胶26，曝光、显影后使光刻胶26覆盖住 浮栅晶体管Ib区域的多晶硅25，而暴露出选择晶体管(未图示)、高压晶体管2a、2b区域的多晶硅25 ；第3步 ，请参阅图2d，以离子注入工艺向多晶硅25注入η型杂质，此时光刻胶26 作为离子注入的阻挡层保护浮栅晶体管Ib区域的多晶硅25不被注入；而选择晶体管(未 图示)、高压晶体管2a、2b区域的多晶硅25’经过离子注入后，掺杂浓度增大，薄膜电阻 彡 10Ω / □；第5步，请参阅图2e，以干法等离子体去胶工艺去除浮栅晶体管Ib区域的多晶硅 25上方所覆盖的光刻胶26。此时去除光刻胶的等离子体会对浮栅晶体管Ib的隧穿氧化层 24a造成严重的等离子体损伤。上述EEPROM的栅极制造方法通常增加额外的光刻和离子注入工艺对选择晶体管 和高压晶体管的多晶硅进行第二次掺杂，从而使选择晶体管和高压晶体管的多晶硅栅极掺 杂浓度大于浮栅晶体管的多晶硅浮栅掺杂浓度，这使得制造成本较高。
发明内容
本发明所要解决的技术问题是提供一种EEPROM的栅极制造方法，该方法不会对 浮栅晶体管的隧穿氧化层造成等离子体损害，而且制造成本较低。为此，本发明还要提供所 述EEPROM的栅极制造方法所制造的栅极。为解决上述技术问题，本发明EEPROM的栅极制造方法中，所述EEPROM的栅极包括 EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存 储单元外围高压晶体管的栅极，所述方法包括如下步骤第1步，在硅片表面淀积一层η型掺杂多晶硅，所述η型掺杂多晶硅的薄膜电阻为 500 1000 Ω / □；所述硅片中已具有隔离区和ρ讲，所述ρ阱中已具有η型重掺杂区，并且至少一个 η型重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧 化层；第2步，刻蚀所述η型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶 体管的浮栅。所述EEPROM的栅极制造方法所制造的EEPROM的栅极中，所述EEPROM的栅极包括 EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存 储单元外围高压晶体管的栅极，选择晶体管的栅极、浮栅晶体管的浮栅、高压晶体管的栅极 具有相同的掺杂浓度。本发明EEPROM的栅极制造方法直接淀积原位掺杂的多晶硅，从而省略了现有方 法中对多晶硅的两次掺杂，这不仅简化了制造工艺，而且降低了制造成本，并且有效避免了 对浮栅晶体管的隧穿氧化层的等离子体损害。
图1是现有的EEPROM的存储单元的结构示意图；图2a 图2e是现有的EEPROM的栅极的制造方法的各步骤示意图。图中附图标记说明
Ia为浮栅晶体管；Ib为选择晶体管；10为衬底；11为源区、漏区；12为氧化硅； 12a为隧穿氧化层；13为多晶硅栅极；13a为多晶硅浮栅；13b为多晶硅控制栅；2a、2b为高 压晶体管；20为硅衬底；21为隔离区；22为ρ阱；23为η型重掺杂区；24为氧化层；24a为 隧穿氧化层；25、25’为多晶硅。
具体实施方式
下面以一个具体实施例对本发明作进一步详细的说明，其中的数值仅为示意。本发明EEPROM的栅极制造方法包括如下步骤请参阅图2a，硅片的初始形态是衬底20中已形成介质材料的隔离区21，通常是 以场氧隔离(LOCOS)工艺或浅槽隔离(STI)工艺制造的氧化硅隔离区。EEPROM包括存储单 元和外围，EEPROM的存储单元(图2a中左边区域)中包括选择晶体管(未图示)和浮栅 晶体管lb，EEPROM的存储单元外围(图2a中右边区域)示意性地表示了两个高压晶体管 2a、2b。EEPROM的栅极包括选择晶体管的栅极、浮栅晶体管Ib的浮栅、高压晶体管2a、2b的 栅极等。隔离区21将将EEPROM的存储单元和外围相隔离，还将EEPROM存储单元中及外围 的各个晶体管相隔离。衬底20中已形成有ρ阱22，通常是以离子注入工艺对衬底20注入 P型杂质(如硼等)形成的。P阱22中有η型重掺杂区23，通常是以离子注入工艺对ρ阱 注入η型杂质(如磷、砷、锑等)形成的。其中一个η型重掺杂区23定义了浮栅晶体管Ib 的沟道长度。硅片表面已形成有氧化层24。其中所述定义了浮栅晶体管Ib的沟道长度的 η型重掺杂区23上方的氧化层24a比其余区域的氧化层24薄，称为隧穿氧化层24a。氧化 层24的厚度例如为300 A，隧穿氧化层24a的厚度例如为80 k。第1步，请参阅图2b，在硅片表面淀积一层η型掺杂的多晶硅25，所述多晶硅25 的掺杂浓度既满足浮栅晶体管Ib的浮栅掺杂浓度要求，也满足选择晶体管(未图示)、高压 晶体管2a、2b的栅极掺杂浓度要求，本发明中给出所述η型掺杂多晶硅25的条件是薄膜 电阻在500 1000 Ω / □之间；更优选的实施例则为薄膜电阻在600 800 Ω / □之间； 例如薄膜电阻为700 Ω / 口。第2步(未图示)，采用光刻和刻蚀工艺，刻蚀所述η型掺杂的多晶硅25，形成选 择晶体管、高压晶体管2a、2b的栅极以及浮栅晶体管Ib的浮栅。所述方法第1步中，所淀积的多晶硅25厚度例如为1500人。按照上述方法制造的EEPROM的栅极中，选择晶体管的栅极、浮栅晶体管Ib的浮 栅、高压晶体管2a、2b的栅极具有相同的掺杂浓度。综上所述，本发明EEPROM的栅极制造方法具有工艺简单、成本低廉、能够避免隧 穿氧化层的等离子体损害的优点。
权利要求
1.一种EEPROM的栅极制造方法，其特征是，所述EEPROM的栅极包括EEPROM的存储单 元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体管的浮栅、EEPROM存储单元外围高压 晶体管的栅极，所述方法包括如下步骤第1步，在硅片表面淀积一层η型掺杂多晶硅，所述η型掺杂多晶硅的薄膜电阻为 500 1000 Ω / □；所述硅片中已具有隔离区和P阱，所述P阱中已具有η型重掺杂区，并且至少一个η型 重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；第2步，刻蚀所述η型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管 的浮栅。
2.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，硅片 表面已形成的选择晶体管、高压晶体管的栅氧化层厚度为300人，硅片表面已形成的浮栅晶 体管的隧穿氧化层厚度为80Α。
3.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，淀积 的η型掺杂多晶硅的薄膜电阻为600 800 Ω / 口。
4.根据权利要求3所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，淀积 的η型掺杂多晶硅的薄膜电阻为700 Ω / 口。
5.根据权利要求1所述的EEPROM的栅极制造方法，其特征是，所述方法第1步中，淀积 的η型掺杂多晶硅的厚度为1500人。
6.如权利要求1所述EEI5ROM的栅极制造方法所制造的EEPROM的栅极，其特征是，所述 EEPROM的栅极包括EEPROM的存储单元中选择晶体管的栅极、EEPROM存储单元中浮栅晶体 管的浮栅、EEPROM存储单元外围高压晶体管的栅极，所述选择晶体管的栅极、浮栅晶体管的 浮栅、高压晶体管的栅极具有相同的掺杂浓度。
全文摘要
本发明公开了一种EEPROM的栅极制造方法，所述方法包括如下步骤第1步，在硅片表面淀积一层n型掺杂多晶硅，所述n型掺杂多晶硅的薄膜电阻为500～1000Ω/□；所述硅片中已具有隔离区和p阱，所述p阱中已具有n型重掺杂区，并且至少一个n型重掺杂区定义了所述浮栅晶体管的沟道长度；所述硅片表面已具有选择晶体管、高压晶体管的栅氧化层和浮栅晶体管的隧穿氧化层；第2步，刻蚀所述n型掺杂多晶硅，形成选择晶体管、高压晶体管的栅极和浮栅晶体管的浮栅。本发明EEPROM的栅极制造方法具有工艺简单、成本低廉、能够避免隧穿氧化层的等离子体损害的优点。
文档编号H01L21/28GK102097386SQ20091020193
公开日2011年6月15日 申请日期2009年12月15日 优先权日2009年12月15日
发明者陈昊瑜, 黄奕仙 申请人:上海华虹Nec电子有限公司